特許ウォッチ

公開番号2024165573
公報種別公開特許公報(A)
公開日2024-11-28
出願番号2023081863
出願日2023-05-17
発明の名称情報処理装置
出願人東芝テック株式会社
代理人弁理士法人酒井国際特許事務所
主分類G06F 15/78 20060101AFI20241121BHJP(計算;計数)
要約【課題】マイクロコンピュータに対する操作性を向上させる情報処理装置を提供する。
【解決手段】実施形態の情報処理装置は、複数の第1基板を接続可能な第2基板を有する情報処理装置である。前記第1基板は、プロセッサーを備える。前記第2基板は、複数の前記第1基板から選択された一の前記第1基板と、マイクロコンピュータと接続する接続切替部を備える。
【選択図】図1
特許請求の範囲【請求項１】
複数の第１基板を接続可能な第２基板を有する情報処理装置であって、
前記第１基板は、プロセッサーを備え、
前記第２基板は、複数の前記第１基板から選択された一の前記第１基板と、マイクロコンピュータと接続する接続切替部を備える、
情報処理装置。
続きを表示（約 610 文字）【請求項２】
前記第２基板は、前記マイクロコンピュータと接続する前記第１基板の切り替えを指示する通知を受け付けた場合に、前記接続切替部に接続の切り替えを指示する切替信号を出力する第１マイクロコンピュータを備える、
請求項１に記載の情報処理装置。
【請求項３】
前記第１基板は、前記マイクロコンピュータのファームウェアを出力し、
前記接続切替部は、前記第１マイクロコンピュータの前記ファームウェアのアップデート中に、前記第１マイクロコンピュータと異なる第２マイクロコンピュータと、前記第１基板とを接続させることはできない、
請求項２に記載の情報処理装置。
【請求項４】
前記第２基板は、複数の前記マイクロコンピュータを有し、
前記第１基板は、それぞれ異なる前記マイクロコンピュータと接続し、
前記接続切替部は、前記マイクロコンピュータの接続先を、一の前記第１基板に切り替える、
請求項２に記載の情報処理装置。
【請求項５】
前記第１基板は、前記マイクロコンピュータを識別可能な識別情報を有するデータを前記マイクロコンピュータのそれぞれに出力し、
前記マイクロコンピュータは、前記識別情報に基づいて、自装置に対する前記データであるかを判定する、
請求項１から請求項４の何れか一項に記載の情報処理装置。

発明の詳細な説明【技術分野】
【０００１】
本発明の実施形態は、情報処理装置に関する。
続きを表示（約 1,200 文字）【背景技術】
【０００２】
従来、情報処理装置は、複数のマイクロコンピュータを有する基板と、各マイクロコンピュータに対応付けられたプロセッサーボードとを有する場合が有る。操作者は、各マイクロコンピュータにファームウェア等をアップデートする場合、それぞれのプロセッサーボードを操作することで、各マイクロコンピュータにデータを送信している。
【０００３】
操作者は、各マイクロコンピュータをアップデートする場合、プロセッサーボードを操作するために、各プロセッサーボードに操作装置や表示装置の外部機器を接続する必要があった。
【０００４】
しかしながら、操作者は、複数のマイクロコンピュータをアップデートする毎に、外部機器を抜挿して、接続先を変更するのは煩雑であった。
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明が解決しようとする課題は、マイクロコンピュータに対する操作性を向上させる情報処理装置を提供することである。
【課題を解決するための手段】
【０００６】
実施形態の情報処理装置は、複数の第１基板を接続可能な第２基板を有する情報処理装置である。前記第１基板は、プロセッサーを備える。前記第２基板は、複数の前記第１基板から選択された一の前記第１基板と、マイクロコンピュータと接続する接続切替部を備える。
【図面の簡単な説明】
【０００７】
図１は、第１の実施形態に係る情報処理装置の一例を示す図である。
図２は、第１の実施形態に係る情報処理装置が実行するアップデート処理の一例を示すフローチャートである。
【発明を実施するための形態】
【０００８】
以下、添付図面を参照して、情報処理装置の実施形態を詳細に説明する。なお、以下に説明する実施形態は、情報処理装置の一実施形態であって、その構成や仕様等を限定するものではない。
【０００９】
（第１の実施形態）
図１は、第１の実施形態に係る情報処理装置１の一例を示す図である。例えば、情報処理装置１は、スーパーマーケットなどの店舗においてＰＯＳ（Point Of Sales）端末を管理する店舗サーバである。
【００１０】
情報処理装置１は、第１ＣＰＵ（Central Processing Unit）ボード１０と、第２ＣＰＵボード２０と、ベースボード３０とを備える。第１ＣＰＵボード１０は、第１接続部４０を介して、ベースボード３０と接続する。第２ＣＰＵボード２０は、第２接続部５０を介して、ベースボード３０と接続する。これら複数のＣＰＵボードのそれぞれは、第１基板の一例である。
（【００１１】以降は省略されています）

関連特許