特許ウォッチ

公開番号2024165022
公報種別公開特許公報(A)
公開日2024-11-28
出願番号2023080828
出願日2023-05-16
発明の名称電源回路およびこれを備えた電子機器、並びに半導体装置
出願人ローム株式会社
代理人弁理士法人佐野特許事務所
主分類G05F 1/56 20060101AFI20241121BHJP(制御;調整)
要約【課題】負荷に対する電流の供給について、さらなる検討の余地があった。
【解決手段】電源回路(X)は、複数のリニアレギュレータ(1xa～1xc)を有する。複数のリニアレギュレータ(1xa～1xc)は、それぞれ、第1アンプ(2)と、出力電流(Io1、Io2、Io3)を合計した合算電流(Iout)をリニアレギュレータ(1xa～1xc)ごとに等分した分担電流と、出力電流(Io1、Io2、Io3)と、の差分に応じた誤差信号(S2)を生成するように構成された誤差信号生成回路(7)と、第1アンプ(2)に入力される帰還電圧(FB)および基準電圧(VREF)、並びに第1アンプ(2)の入力オフセットの少なくともいずれか一つを、誤差信号(S2)に応じて調整するように構成された調整回路(8)と、を含む。
【選択図】図5
特許請求の範囲【請求項１】
それぞれの出力端が共通に接続される複数のリニアレギュレータを並列に有する電源回路であって、
前記複数のリニアレギュレータは、それぞれ、
出力帰還ループを形成する第１アンプと、
前記複数のリニアレギュレータのそれぞれが出力する出力電流を合計した合算電流を前記リニアレギュレータごとに等分した分担電流と、自身の出力する前記出力電流と、の差分に応じた誤差信号を生成するように構成された誤差信号生成回路と、
前記第１アンプに入力される帰還電圧および基準電圧、並びに前記第１アンプの入力オフセットの少なくともいずれか一つを、前記誤差信号に応じて調整するように構成された調整回路と、
を含む電源回路。
続きを表示（約 1,200 文字）【請求項２】
前記誤差信号生成回路は、前記分担電流に応じた第１信号と、前記出力電流に応じた第２信号との差動入力に基づいて前記誤差信号を生成するように構成されている第２アンプを含み、
前記第２アンプは、
前記第１信号を入力される第１入力端と、
前記第２信号を入力される第２入力端と、
を含み、
各前記リニアレギュレータの前記第１入力端同士が互いに短絡している請求項１に記載の電源回路。
【請求項３】
前記複数のリニアレギュレータは、それぞれ、前記第１アンプの出力に応じて前記出力電流を調整し、かつ前記出力電流をミラーして前記第１入力端および前記第２入力端に分配するように構成された出力段を含む請求項２に記載の電源回路。
【請求項４】
前記出力端と接地端との間に接続され、前記合算電流が所定の下限値を下回らないように負荷を調整する負荷調整回路を含む、請求項２または３に記載の電源回路。
【請求項５】
前記負荷調整回路は、
前記出力端に短絡／開放するよう切り替え可能に構成された抵抗回路と、
前記出力電流に応じて前記抵抗回路の短絡／開放の切り替えを制御するように構成された抵抗制御回路と、
を含む請求項４に記載の電源回路。
【請求項６】
前記抵抗制御回路は、前記合算電流が所定の閾値を超えたことを検出して前記抵抗回路を前記出力端から開放し、
前記閾値は、前記抵抗回路を開放した状態で前記合算電流が前記下限値を超える値である請求項５に記載の電源回路。
【請求項７】
前記複数のリニアレギュレータは、それぞれ、個別の１チップに集積化されている請求項１から３のいずれかに記載の電源回路。
【請求項８】
請求項１から３のいずれかに記載の電源回路を含む電子機器。
【請求項９】
入力電圧が印加される第１端子と、
出力電圧が印加される第２端子と、
前記第２端子に流れる出力電流と、前記出力電流をミラーした第１電流および第２電流と、を生成するように構成された出力段と、
前記出力電圧の出力帰還ループを形成して前記出力段を制御するように構成された第１アンプと、
第３電流の外部入力を受け付けるように構成された第３端子と、
前記第１電流に基づく第１信号と、前記第２電流および前記第３電流に応じた第４電流に基づく第２信号と、に応じて誤差信号を生成するように構成されている第２アンプと、
前記第１アンプに入力される帰還電圧および基準電圧、並びに前記第１アンプの入力オフセットの少なくともいずれか一つを、前記誤差信号に応じて調整するように構成された調整回路と、
を含む半導体装置。

発明の詳細な説明【技術分野】
【０００１】
本開示は、電源回路およびこれを備えた電子機器、並びに半導体装置に関する。
続きを表示（約 1,400 文字）【背景技術】
【０００２】
単体または複数のリニアレギュレータ（例えば、ＬＤＯ[Low Drop Out]レギュレータ）を含んで構成された電源回路がある。このうち、複数のリニアレギュレータを含む電源回路は、各リニアレギュレータの出力端が共通するように、各リニアレギュレータを並列に接続して構成されている。このようなリニアレギュレータは、所定の出力電圧精度(例えば、±数％)のスペックを備えている。無負荷状態において、リニアレギュレータの出力電圧は、そのスペックの範囲で担保される。
【先行技術文献】
【特許文献】
【０００３】
特開２０２３－１３７０５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
このような電源回路は、負荷に対する電流の供給について、さらなる検討の余地があった。
【課題を解決するための手段】
【０００５】
本明細書中に開示されている電源回路は、それぞれの出力端が共通に接続される複数のリニアレギュレータを並列に有する。複数のリニアレギュレータは、それぞれ、出力帰還ループを形成する第１アンプと、複数のリニアレギュレータのそれぞれが出力する出力電流を合計した合算電流をリニアレギュレータごとに等分した分担電流と、自身の出力する出力電流と、の差分に応じた誤差信号を生成するように構成された誤差信号生成回路と、第１アンプに入力される帰還電圧および基準電圧、並びに第１アンプの入力オフセットの少なくともいずれか一つを、誤差信号に応じて調整するように構成された調整回路と、を含む。
【０００６】
また、本明細書中に開示されている電子機器は、上記構成の電源回路を含む。
【０００７】
また、本明細書中に開示されている半導体装置は、第１端子と、第２端子と、出力段と、第１アンプと、第３端子と、第２アンプと、調整回路と、を含む。第１端子は、入力電圧が印加される。第２端子は、出力電圧が印加される。出力段は、第２端子に流れる出力電流と、出力電流をミラーした第１電流および第２電流と、を生成するように構成されている。第１アンプは、出力電圧の出力帰還ループを形成して出力段を制御するように構成されている。第３端子は、第３電流の外部入力を受け付けるように構成されている。第２アンプは、第１電流に基づく第１信号と、第２電流および第３電流に応じた第４電流に基づく第２信号と、に応じて誤差信号を生成するように構成されている。調整回路は、第１アンプに入力される帰還電圧および基準電圧、並びに第１アンプの入力オフセットの少なくともいずれか一つを、誤差信号に応じて調整するように構成されている。
【発明の効果】
【０００８】
本明細書中に開示されている電源回路によれば、各リニアレギュレータから負荷に対して出力電流を供給することができる。
【０００９】
また、本明細書中に開示されている電子機器によれば、各リニアレギュレータから負荷に対して出力電流を供給するような電子機器を提供できる。
【００１０】
また、本明細書中に開示されている半導体装置によれば、複数の半導体装置を、互いの第３端子同士を短絡させた状態で並列接続させて、各半導体装置が負荷に対して出力電流を供給可能な電源回路を構成することが可能になる。
【図面の簡単な説明】
（【００１１】以降は省略されています）

関連特許