特許ウォッチ

公開番号2024164799
公報種別公開特許公報(A)
公開日2024-11-27
出願番号2024026768
出願日2024-02-26
発明の名称素子内蔵基板及びその製造方法
出願人アブソリックスインコーポレイテッド,Absolics Inc.
代理人SK弁理士法人,個人,個人
主分類H05K 3/46 20060101AFI20241120BHJP(他に分類されない電気技術)
要約【課題】絶縁層(絶縁材)の形成後、全領域において厚さを一定に維持する素子内蔵基板及びその製造方法を提供する。
【解決手段】素子内臓基板は、一面から厚さ方向に窪んで形成された内部空間でり、内面にはキャビティ伝導層22cを含むキャビティ23を含むコア基板21と、キャビティ23に配置された素子パッケージ18と、を含む。素子パッケージ18は、1つ以上の素子11が配列されたものであり、素子パッケージ18の少なくとも一部を取り囲む基板絶縁材12を含み、素子内蔵基板の一面側から観察したとき、素子内蔵基板は、キャビティが配置された領域であるキャビティ領域及びキャビティ領域以外の領域である基板領域を含み、基板領域での素子内蔵基板の厚さと、キャビティ領域での素子内蔵基板の厚さとの差の絶対値が50μm以下である。
【選択図】図1
特許請求の範囲【請求項１】
一面を含み、前記一面から厚さ方向に窪んで形成された内部空間であるキャビティを含むコア基板と、
前記キャビティに配置された素子パッケージとを含む素子内蔵基板であって、
前記素子パッケージは、１つ以上の素子が配列されたものであり、
前記素子内蔵基板は、前記素子パッケージの少なくとも一部を取り囲む基板絶縁材を含み、
前記素子内蔵基板の一面側から観察したとき、前記素子内蔵基板は、前記キャビティが配置された領域であるキャビティ領域、及び前記キャビティ領域以外の領域である基板領域を含み、前記基板領域での前記素子内蔵基板の厚さと、前記キャビティ領域での前記素子内蔵基板の厚さとの差の絶対値が５０μｍ以下である、素子内蔵基板。
続きを表示（約 970 文字）【請求項２】
前記素子パッケージは、１つ以上の素子、及び前記素子の少なくとも一部を取り囲む素子絶縁材を含み、
前記素子絶縁材は、エポキシ系樹脂、ポリイミド系樹脂、ポリウレタン系樹脂、ポリエステル系樹脂、アクリレート系樹脂、ポリアミド系樹脂及びこれらの組み合わせからなる群から選択されたいずれか１つを含む、請求項１に記載の素子内蔵基板。
【請求項３】
前記コア基板はガラス系物質を含み、
前記ガラス系物質は、ホウケイ酸ガラス、ソーダライムガラス、鉛ガラス、アルミノシリケートガラス、石英ガラス及びこれらの組み合わせからなる群から選択されたいずれか１つを含む、請求項１に記載の素子内蔵基板。
【請求項４】
前記コア基板の厚さは１００μｍ～２０００μｍである、請求項１に記載の素子内蔵基板。
【請求項５】
前記コア基板は、前記基板領域において厚さ方向に貫通したコアビアをさらに含む、請求項１に記載の素子内蔵基板。
【請求項６】
前記コア基板は、前記キャビティを取り囲む内側面であるコア内側面を含み、
前記コア基板の一面及び前記コア内側面上に配置された伝導層を含む、請求項１に記載の素子内蔵基板。
【請求項７】
前記素子パッケージに含まれた素子は２つ以上であり、
隣り合う前記素子間の間隔は３０μｍ～３００μｍである、請求項１に記載の素子内蔵基板。
【請求項８】
前記コア基板は、前記キャビティを取り囲む内側面であるコア内側面を含み、
前記素子の側面上に位置する第１点、及び前記コア内側面に位置する第２点を含み、
前記第１点と前記第２点との間の距離の最小値は２０μｍ～１５０μｍである、請求項１に記載の素子内蔵基板。
【請求項９】
前記素子パッケージの厚さは３３５μｍ～６６５μｍである、請求項１に記載の素子内蔵基板。
【請求項１０】
前記素子内蔵基板の面内方向への断面から観察したとき、前記キャビティの面積に対する、前記キャビティの面積から前記素子の面積を引いた値の比率が２．５％～１５％である、請求項１に記載の素子内蔵基板。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
具現例は、素子内蔵基板及びその製造方法に関する。
続きを表示（約 1,000 文字）【背景技術】
【０００２】
電子産業が発展するにつれ、電子製品も高密度、多機能及び小型化が求められている。素子内蔵基板、パッケージは、受動素子又は能動素子をパッケージ基板の内部に内蔵する。このような方式は、回路の長さを短縮させ、電気的特性を改善することができ、パッケージ基板の信頼性を高め、製造コストを削減することもできる。
【０００３】
しかし、ガラス基板などの基板に多数の素子を内蔵しようとする場合、特に、多数の素子を隣接して配列して内蔵する場合には、素子間の離隔が必要であり、基板の全領域において絶縁層の形成後、厚さを一定に維持することが難しいこともある。形成後に基板の厚さが均一でないと、レーザーなどを通じてビアの加工時に深さのばらつきが発生するおそれがあり、回路の形成が制限され得る。
【０００４】
円滑な回路の形成及び性能の最適化のために、素子内蔵基板の全領域において絶縁層の形成後、厚さを一定に維持することができる様々な構成案について考慮する必要がある。
【０００５】
前述した背景技術は、発明者が具現例の導出のために保有していた、または導出過程で習得した技術情報であって、必ずしも本発明の出願前に一般公衆に公開された公知技術であるとは限らない。
【０００６】
関連する先行技術として、韓国公開特許第１０－２０２１－００６８５７９号に開示された"パッケージング基板及びこれを含む半導体装置"などがある。
【発明の概要】
【発明が解決しようとする課題】
【０００７】
具現例の目的は、絶縁層（絶縁材）の形成後、全領域において厚さを一定に維持することができる素子内蔵基板及びその製造方法を提供することにある。
【課題を解決するための手段】
【０００８】
上記の目的を達成するために、具現例に係る素子内蔵基板は、
一面を含み、前記一面から厚さ方向に窪んで形成された内部空間であるキャビティを含むコア基板と；前記キャビティに配置された素子パッケージと；を含む。
【０００９】
前記素子パッケージは、１つ以上の素子が配列されたものである。
【００１０】
前記素子内蔵基板は、前記素子パッケージの少なくとも一部を取り囲む基板絶縁材を含む。
（【００１１】以降は省略されています）

関連特許