特許ウォッチ

公開番号2024163054
公報種別公開特許公報(A)
公開日2024-11-21
出願番号2024074697
出願日2024-05-02
発明の名称入力保護を有する半導体デバイス
出願人インフィニオンテクノロジーズアクチエンゲゼルシャフト,Infineon Technologies AG
代理人アインゼル・フェリックス=ラインハルト,個人,個人,個人,個人
主分類H01L 21/822 20060101AFI20241114BHJP(基本的電気素子)
要約【課題】入力保護を有する半導体デバイス。
【解決手段】半導体デバイスは、アナログ入力チャネル12、14によって駆動されるADC10を有し、各々は、入力パッド20および入力ノード22を有し、入力ノードは、スイッチ26を通してADCの入力に接続されている。アナログ入力チャネルは、入力ノードと正の電力レールとの間に接続されたハイサイドクランプトランジスタ62と、入力ノードでの電圧がハイサイド比較電圧を超えるとき、正のクランプトランジスタをオンにして、入力ノードをハイサイドクランプ電圧にクランプするハイサイド比較器66と、入力ノードと負の電力レールとの間に接続されたローサイドクランプトランジスタ42と、入力ノードでの電圧がローサイド比較電圧未満に低下するとき、ローサイドクランプトランジスタをオンにして、入力ノードをローサイドクランプ電圧にクランプするローサイド比較器46と、を備える。
【選択図】図1
特許請求の範囲【請求項１】
入力を有する共通の回路と、
各々が入力パッドおよび前記入力パッドに接続されている入力ノードを有する複数のアナログ入力チャネルと、
を備える半導体デバイスであって、
前記入力ノードは、それぞれのスイッチを通して前記共通の回路の入力に接続され、前記アナログ入力チャネルは、
前記入力ノードと電力レールとの間に接続されているハイサイドクランプトランジスタと、
前記入力ノードでの電圧がハイサイド比較電圧を超えるとき、前記ハイサイドクランプトランジスタをオンにして、前記入力ノードをハイサイドクランプ電圧にクランプするためのハイサイド比較器と、
前記入力ノードと電力レールとの間に接続されているローサイドクランプトランジスタと、
前記入力ノードでの前記電圧がローサイド比較電圧未満に低下するとき、前記ローサイドクランプトランジスタをオンにして、前記入力ノードをローサイドクランプ電圧にクランプするためのローサイド比較器と、
を備える、
半導体デバイス。
続きを表示（約 1,200 文字）【請求項２】
前記共通の回路は、ＡＤＣである、
請求項１に記載の半導体デバイス。
【請求項３】
前記スイッチは、ＣＭＯＳ送信ゲートである、
請求項１または２に記載の半導体デバイス。
【請求項４】
前記半導体デバイスは、
入力パッドと、
前記入力パッドと前記入力ノードとの間の静電放電（ＥＳＤ）構造と、
をさらに備える、
請求項１から３のいずれかに記載の半導体デバイス。
【請求項５】
前記ハイサイドクランプトランジスタは、正の電力レールに接続され、前記ハイサイドクランプ電圧は、前記正の電力レールの電圧であり、
前記ローサイドクランプトランジスタは、負の電力レールに接続され、前記ローサイドクランプ電圧は、前記負の電力レールの電圧である、
請求項１から４のいずれかに記載の半導体デバイス。
【請求項６】
前記半導体デバイスは、
電力レールと前記ハイサイドクランプトランジスタとの間に接続され、前記ハイサイドクランプ電圧を生成するためのハイサイドクランプ電圧源と、
電力レールと前記ローサイドクランプトランジスタとの間に接続されているローサイドクランプ電圧源と、
をさらに備える、
請求項１から４のいずれかに記載の半導体デバイス。
【請求項７】
前記ローサイドクランプトランジスタは、ｎ型ＭＯＳＦＥＴであり、
前記ローサイド比較器は、前記入力ノードに接続されているその負の入力端子および負の電力レールに接続されているその正の入力端子を有する、
請求項１から６のいずれかに記載の半導体デバイス。
【請求項８】
前記ローサイドクランプトランジスタは、ｐ型ＭＯＳＦＥＴであり、
前記ローサイド比較器は、前記入力ノードに接続されているその正の入力端子および負の電力レールに接続されているその負の入力端子を有する、
請求項１から６のいずれかに記載の半導体デバイス。
【請求項９】
前記ハイサイドクランプトランジスタは、ｐ型ＭＯＳＦＥＴであり、
前記ハイサイド比較器は、正の電力レールに接続されているその正の入力端子および前記入力ノードに接続されているその負の入力端子を有する、
請求項１から６のいずれかに記載の半導体デバイス。
【請求項１０】
前記ハイサイドクランプトランジスタは、ｎ型ＭＯＳＦＥＴであり、
前記ハイサイド比較器は、正の電力レールに接続されているその負の入力端子および前記入力ノードに接続されているその正の入力端子を有する、
請求項１から６のいずれかに記載の半導体デバイス。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本開示は、半導体デバイスに関するものであり、特には、複数の入力を有するデバイスの入力で用いられる保護回路の非限定的な例に関するものである。
続きを表示（約 2,500 文字）【背景技術】
【０００２】
半導体ＩＣは、典型的には、正の電圧Ｖ
ＤＤ
と、グラウンドでもよい低電圧ＶＳＳと、の間に接続される電力供給によって動作する。正の電圧Ｖ
ＤＤ
は、例えば、＋５Ｖでもよく、または、いくつかの現代のデバイスではより低くてもよい。特に入力ピンＶ
ｉｎ
での電圧がこの範囲外にある場合、過負荷電流は、入力ピンで発生しうる。自動車のバッテリー電圧が典型的には５Ｖより非常に大きいとき、これはいくつかの用途において、例えば、自動車の場合、比較的容易に発生しうる。
【０００３】
複数の入力ピンを有する半導体デバイスの場合、１つの入力ピンの過負荷電流は、漏れ電流として隣接するピンに結合しうる。隣接するピンが入力として用いられる場合、これは、課題および不正確性を生じさせうる。例えば、アナログデジタルコンバータＡＤＣに対する入力を有する回路の場合、ＡＤＣに複数の方法で接続可能な複数の入力ピンが提供され、ＡＤＣが、マルチプレクサによって選択される入力ピンで電圧入力を測定できるようにしてもよい。入力ピンの１つにおいて、過負荷状態が存在する場合、過負荷入力ピンとＡＤＣとの間のスイッチがオフの場合であっても、そのピン上の入力電流は、隣接するピン上でＡＤＣに結合し、ＡＤＣ測定に影響を及ぼし、信頼性を損ないうる。
【０００４】
この問題に対処するために、入力ピンとＡＤＣとの間のダブル送信ゲート（Ｔゲート）を用いてもよい。ダブル送信ゲートは、直列の２つのＴゲートから成る。２つのＴゲート間のノードは、供給レールに対してスイッチングされる。これは、原則として、特にカップリング要因に起因した過負荷に関して、良好なロバスト性を与える。負の方向のこの種の過負荷は、ＫＯＶＡＮと称されてもよく、ＫＯＶＡＮは、ドイツ語の「ＫｏｐｐｅｌｆａｋｔｏｒＯｖｅｒｌｏａｄＡｎａｌｏｇＮｅｇａｔｉｖ」、すなわち、アナログ・カップリング・ファクター・ネガティブ・オーバロードの省略に基づく頭字語である。負の過負荷の代わりに正の過負荷は、ＫＯＶＡＰ過負荷と称されてもよい。残念なことに、レイアウト効果に起因して、寄生バイポーラ接合トランジスタ（ＢＪＴ）はまた、ＫＯＶＡＰ／Ｎイベントの間、形成し、導通を開始しうる。
【発明の概要】
【課題を解決するための手段】
【０００５】
一例において、入力を有する共通の回路と、各々が入力パッドおよび入力パッドに接続されている入力ノードを有する複数のアナログ入力チャネルと、を備える半導体デバイスが提供されてもよく、入力ノードは、それぞれのスイッチを通してＡＤＣの入力に接続され、アナログ入力チャネルは、入力ノードと電力レールとの間に接続されているハイサイドクランプトランジスタと、入力ノードでの電圧がハイサイド比較電圧を超えるとき、ハイサイドクランプトランジスタをオンにして、入力ノードをハイサイドクランプ電圧にクランプするためのハイサイド比較器と、入力ノードと電力レールとの間に接続されているローサイドクランプトランジスタと、入力ノードでの電圧がローサイド比較電圧未満に低下するとき、ローサイドクランプトランジスタをオンにして、入力ノードをローサイドクランプ電圧にクランプするためのローサイド比較器と、を備える。
【０００６】
一例において、入力パッドを有するアナログ入力チャネルと、入力パッドに接続されている入力ノードと、入力ノードと正（ＶＤＤ）または負（ＶＳＳ）の電力レールとの間に接続されているアクティブクランプ回路と、を備える半導体デバイスが提供されてもよく、アクティブクランプ回路は、入力ノードと電力レールとの間に接続されている被制御端子および制御端子を有するクランプトランジスタであって、ＭＯＳトランジスタであるクランプトランジスタと、入力ノードでの電圧を比較電圧と比較するように構成される比較器と、を備え、比較器は、クランプトランジスタの制御端子に接続されている出力を有し、入力ノードでの電圧が比較電圧を超えるとき、クランプトランジスタをオンにして、入力ノードにクランプ電圧を印加する。
【０００７】
本開示は、添付の図面において、限定するためではなく、例示のために示され、図面では、類似の参照符号は、類似または同一の要素を意味する。図面の要素は、必ずしも、互いに対して一定の比率ではない。さまざまな示された例の特徴は、互いに除外しない限り、組み合わせることができる。
【図面の簡単な説明】
【０００８】
一例に従う回路を示す。
図１の例のローサイドクランプ回路を示す。
代替のローサイドクランプ回路を示す。
図１の例のハイサイドクランプ回路を示す。
代替のハイサイドクランプ回路を示す。
Ｔゲートを示す。
【発明を実施するための形態】
【０００９】
図１を参照すると、半導体デバイスは、アナログデジタルコンバータＡＤＣ１０および複数のアナログ入力チャネル構造１２、１４を有し、そのうち、第１のアナログ入力チャネル構造１２のみが詳細に示される。ＡＤＣは、デジタル出力１８およびアナログ入力１６を有し、アナログ入力１６は、アナログ入力チャネル構造１２、１４に接続されている。回路は、正の電圧レール３６（ＶＤＤ）およびグラウンドであるとみなされてもよい負の電圧レール３４（ＶＳＳ）に接続されている。
【００１０】
各アナログ入力構造は、入力パッド２０、入力ノード２２および入力パッド２０と入力ノード２２との間の静電放電保護構造２４を有する。しばしばＣＭＯＳＴゲートと称される送信ゲート２６は、入力ノード２２にも接続され、入力ノード２２をＡＤＣ１０のアナログ入力１６に接続する。
（【００１１】以降は省略されています）

関連特許