発明の詳細な説明【技術分野】 【０００１】 この開示は、炭化珪素半導体装置に関する。 続きを表示（約 2,600 文字）【背景技術】 【０００２】 従来、炭化珪素（ＳｉＣ）を半導体材料として用いた炭化珪素半導体装置では、同一の半導体基体（半導体チップ）にショットキーバリアダイオード（ＳＢＤ：Ｓｃｈｏｔｔｋｙ Ｂａｒｒｉｅｒ Ｄｉｏｄｅ）を内蔵して寄生ｐｎダイオード動作を抑制することで低オン抵抗化を図ったトレンチゲート型ＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ：金属－酸化膜－半導体の３層構造からなる絶縁ゲートを備えたＭＯＳ型電界効果トランジスタ）が公知である（例えば、下記特許文献１および下記非特許文献１参照。）。 【先行技術文献】 【特許文献】 【０００３】 特開２０２０－０７７６６４号公報 国際公開第２０２２／２４４７４９号 【非特許文献】 【０００４】 M. Okawa et al., "First Demonstration of Short-Circuit Capability for a 1.2 kV SiC SWITCH-MOS", IEEE Journal of the Electron Devices Society, Vol.7, (2019), pp.613-620 Krishnaswami et al., "A Study on the Reliability and Stability of High Voltage 4H-SiC MOSFET Devices", Materials Science Forum, Volumes 527-529, (2006), pp.1313-1316 T. Kimoto and J. A. Cooper, "Fundamentals of Silicon Carbide Technology: Growth, Characterization, Devices and Applications", November 2014, Wiley-IEEE Press, pp.487 【発明の概要】 【発明が解決しようとする課題】 【０００５】 しかしながら、ＳＢＤを内蔵したＭＯＳＦＥＴの短絡耐量（負荷短絡から素子破壊に至るまでの時間）は、ＳＢＤを内蔵しない通常のＭＯＳＦＥＴの短絡耐量と比べて大幅に低くなる（上記非特許文献１参照）。上記特許文献１に開示されるように内蔵ＳＢＤのショットキーバリアハイト（ショットキー障壁）を高くすることで短絡耐量が改善されるが、トレンチ形成時のエッチングダメージの悪影響によって、ＳＢＤを埋め込んだトレンチの内壁に沿って形成されるショットキー接合の界面（金属－半導体界面）でフェルミ準位のピンニング（フェルミ準位が特定のエネルギー位置にピン止めされたように固定された状態になる現象）が起こり、金属－半導体界面のバンド配置が変わってショットキーバリアハイトがばらつくことで短絡耐量がばらつく懸念がある。 【０００６】 この開示は、上述した従来技術による問題点を解消するため、オン抵抗の上昇を抑制するとともに、短絡耐量を向上させることができる炭化珪素半導体装置を提供することを目的とする。 【課題を解決するための手段】 【０００７】 本開示の代表的なものを示すと以下の通りである。この開示にかかる炭化珪素半導体装置は、次の特徴を有する。炭化珪素からなる半導体基体の内部に、第１導電型の第１半導体領域が設けられている。前記半導体基体のおもて面と前記第１半導体領域との間に、第２導電型の第２半導体領域が設けられている。前記半導体基体のおもて面と前記第２半導体領域との間に、第１導電型の第３半導体領域が選択的に設けられている。前記第２半導体領域と前記第１半導体領域との間に、前記第２半導体領域および前記第１半導体領域に接して、第１導電型の第４半導体領域が設けられている。前記第４半導体領域には、前記第１半導体領域よりも高い濃度で第１導電型不純物が添加されている。 【０００８】 前記半導体基体のおもて面から所定深さの複数のトレンチが設けられている。複数の前記トレンチのうちの第１トレンチは、深さ方向に前記第３半導体領域および前記第２半導体領域を貫通して前記第４半導体領域の内部で終端する。複数の前記トレンチのうち前記第１トレンチを除く第２トレンチは、前記第３半導体領域と離れて配置され、深さ方向に前記第２半導体領域を貫通して前記第４半導体領域の内部で終端する。前記第１トレンチの内部に、ゲート絶縁膜を介してゲート電極が設けられている。ショットキー電極は、前記第２トレンチの内壁で前記第４半導体領域に接する。 【０００９】 第１電極は、前記第２半導体領域および前記第３半導体領域に電気的に接続され、かつ前記第２トレンチに埋め込まれて前記ショットキー電極に接する。第２電極は、前記半導体基体の裏面に電気的に接続されている。第１導電型のＳＢＤ部分は、前記第４半導体領域の一部であり、前記第２トレンチの側壁で前記ショットキー電極に接する。第１導電型のＪＦＥＴ上部分は、前記第４半導体領域の一部であり、前記第１トレンチの側壁と前記ＳＢＤ部分との間に設けられている。前記ショットキー電極と前記ＳＢＤ部分との接合面に形成されるショットキー障壁の整流性を利用したショットキーバリアダイオードが設けられている。前記ＳＢＤ部分のキャリア濃度は、前記ＪＦＥＴ上部分に添加された前記第１導電型不純物の濃度よりも低い。 【００１０】 また、この開示にかかる炭化珪素半導体装置は、上述した開示において、前記ＳＢＤ部分には、前記第１導電型不純物のみが実質的に添加されている。前記ＳＢＤ部分のキャリア濃度は、前記ＳＢＤ部分に添加された前記第１導電型不純物の濃度で決定される。前記ＳＢＤ部分に添加された前記第１導電型不純物の濃度は、１×１０ 16 ／ｃｍ 3 以上であり、かつ前記ＪＦＥＴ上部分に添加された前記第１導電型不純物の濃度の１０％以上１００％未満の範囲内であることを特徴とする。 （【００１１】以降は省略されています） この特許をJ-PlatPatで参照する
特許ウォッチ
