特許ウォッチ

公開番号2024155751
公報種別公開特許公報(A)
公開日2024-10-31
出願番号2024047573
出願日2024-03-25
発明の名称電流制限回路
出願人日置電機株式会社
代理人個人
主分類H02H 3/093 20060101AFI20241024BHJP(電力の発電,変換,配電)
要約【課題】パルス電流が入力された際に電流遮断用のMOSFETを迅速にオフ状態にする。
【解決手段】入力端子T1と出力端子T2との間に接続されて電流I1の通過を許容および遮断するMOSFETM1と、MOSFETM1のソースと出力端子T2との間に接続された直列回路SC1と、直列回路SC1の一端とMOSFETM1のソースとの接続点に抵抗R3を介してベースが接続されると共にコレクタが抵抗R1を介してMOSFETM1のゲートに接続され、かつエミッタが直列回路SC1の他端に接続されるトランジスタQ1とを備え、トランジスタQ1は、予め規定された電流値を超える電流I1が供給されたときに、直列回路SC1の一端に生じた電圧で駆動されて、MOSFETM1を通過する電流I1の電流値を制限する電流制限回路1であって、MOSFETM1のゲートから出力端子T2に向けての電流I3の導通を許容する直列回路SC2を備えている。
【選択図】図1
特許請求の範囲【請求項１】
電流入力端子が電流供給路の入力端側に接続されると共に電流出力端子が前記電流供給路の出力端側に接続され、かつ制御端子が第１の抵抗の一端に接続されて、当該第１の抵抗の他端からのバイアス電圧の当該制御端子への付与状態に応じて、前記電流供給路に供給される電流の通過を許容および遮断するＭＯＳＦＥＴと、
前記ＭＯＳＦＥＴの前記電流出力端子と前記出力端との間に接続された第２の抵抗およびインダクタの直列回路と、
前記直列回路の一端と前記ＭＯＳＦＥＴの前記電流出力端子との接続点に第３の抵抗を介して制御端子が接続されると共に電流入力端子が前記第１の抵抗の前記他端に接続され、かつ電流出力端子が前記直列回路の他端に接続される制御素子とを備えて構成され、
前記制御素子は、予め規定された電流値を超える電流が前記電流供給路の前記入力端に供給されたときに、前記直列回路の前記一端に生じた電圧で駆動されて、前記第１の抵抗を介して前記ＭＯＳＦＥＴの前記制御端子に付与されているバイアス電圧の付与状態を変えることにより当該ＭＯＳＦＥＴを通過する前記電流の電流値を制限する電流制限回路であって、
コンデンサを含んで構成されると共に前記ＭＯＳＦＥＴの前記制御端子から前記出力端に向けてのパルス電流の導通を許容するパルス電流導通回路を備えている電流制限回路。
続きを表示（約 490 文字）【請求項２】
前記パルス電流導通回路は、前記コンデンサと第４の抵抗とを有する直列回路で構成されている請求項１記載の電流制限回路。
【請求項３】
前記ＭＯＳＦＥＴの前記制御端子に対するバイアス電圧の付与状態を変えることによって当該ＭＯＳＦＥＴの動作状態を制御するＦＥＴ制御回路と、
前記電流供給路の前記入力端と基準電位との間の電圧差を監視して、当該電圧差が予め決められた上限電圧値を超えたときに、前記ＭＯＳＦＥＴの前記制御端子に付与されているバイアス電圧の付与状態を前記ＦＥＴ制御回路に変えさせることにより、当該ＭＯＳＦＥＴに対して前記電流の通過を遮断させる電圧監視回路とを備えている請求項１または２記載の電流制限回路。
【請求項４】
前記電圧監視回路は、前記電圧差が前記上限電圧値を超えた後に予め決められた規定電圧範囲内になったときに、前記ＭＯＳＦＥＴの前記制御端子に付与されているバイアス電圧の付与状態を前記ＦＥＴ制御回路に変えさせることにより、当該ＭＯＳＦＥＴに対して前記電流の通過を許容させる請求項３記載の電流制限回路。

発明の詳細な説明【技術分野】
【０００１】
本発明は、予め規定された電流値を超える電流が供給されたときに、制御素子を駆動することにより、電流供給路に配設されているＭＯＳＦＥＴを通過する電流の電流値を制限する電流制限回路に関するものである。
続きを表示（約 3,000 文字）【背景技術】
【０００２】
例えば、この種の電流制限回路として下記の特許文献１に開示された電流制限回路が知られている。図２に示すように、この電流制限回路１Ｘは、エンハンスメント型のＭＯＳＦＥＴＭ１Ｘ、バイポーラ型のトランジスタＱ１Ｘ、フローティング電源ＰＷＸ、インダクタＬ１Ｘおよび抵抗Ｒ１Ｘ～Ｒ３Ｘ，Ｒ５Ｘ，Ｒ６Ｘを備えて構成されている。
【０００３】
具体的には、この電流制限回路１Ｘでは、電流の通過を許容および遮断する素子としてのＭＯＳＦＥＴＭ１Ｘが、電流供給路の入力端側にドレインが接続されると共に電流供給路の出力端側にソースが接続され、かつゲートが抵抗Ｒ１Ｘの一端に接続されて、抵抗Ｒ１Ｘの他端からのバイアス電圧のゲートへの付与状態に応じて、電流供給路に供給される電流の通過を許容および遮断する。また、インダクタＬ１Ｘおよび抵抗Ｒ６Ｘの並列回路と抵抗Ｒ２Ｘとからなる直列回路が、ＭＯＳＦＥＴＭ１Ｘのソースと電流供給路の出力端との間に接続されている。また、トランジスタＱ１Ｘのベースが抵抗Ｒ３Ｘを介してＭＯＳＦＥＴＭ１Ｘのソースに接続され、コレクタが抵抗Ｒ１Ｘを介してＭＯＳＦＥＴＭ１Ｘのゲートに接続されると共に抵抗Ｒ５Ｘを介してフローティング電源ＰＷＸの正極に接続され、かつエミッタがフローティング電源ＰＷＸの負極に接続されている。また、フローティング電源ＰＷＸの負極は、電流供給路の出力端に接続されている。
【０００４】
この電流制限回路１Ｘでは、通常状態では、ＭＯＳＦＥＴＭ１Ｘが、フローティング電源ＰＷＸから出力されるバイアス電圧によってバイアスされてオン状態に保持されている。この状態では、電流制限回路１Ｘは、電流供給路の入力端に入力した直流電流の出力端に向けての通過を許容する。
【０００５】
一方、供給される直流電流の電流値が予め規定された電流値を超えて上昇したときには、直流電流が流れることに起因して、抵抗Ｒ２Ｘにおける抵抗Ｒ３Ｘ側の端部の電圧が上昇する。この際には、トランジスタＱ１Ｘのベースの電圧が上昇するため、トランジスタＱ１Ｘがオン状態となる。この状態では、フローティング電源ＰＷＸからの直流電流が抵抗Ｒ５Ｘを介してトランジスタＱ１Ｘに流入してＭＯＳＦＥＴＭ１Ｘのゲート電圧（バイアス電圧）が低下させられる。したがって、ＭＯＳＦＥＴＭ１がオフ状態に制御されるため、ＭＯＳＦＥＴＭ１Ｘを通過する電流の電流値が制御される。この結果、この電流制限回路１Ｘでは、電流供給路の入力端から出力端に向けて流れる直流電流の電流値を予め規定した電流値以下に制限することが可能となっている。
【先行技術文献】
【特許文献】
【０００６】
特開２００６－８４３９５号公報（第７－１０頁、第４図）
【発明の概要】
【発明が解決しようとする課題】
【０００７】
ところが、この従来の電流制限回路１Ｘには、電流供給路の入力端側に過大な電流値の電流が供給されたときに、その過大な電流値の電流の供給を制限することができないことがあるという問題点がある。具体的には、例えば、電流供給路の出力端側に接続されている被保護装置に異常が生じた際や、電流供給路の入力端側に過大な電圧値のパルス状の直流電圧が瞬間的に入力された際などには、予め規定された電流値を大きく超えるパルス状の過大な電流値の電流（以下、「パルス電流」ともいう）が電流供給路の入力端側に供給されることがある。この場合、この電流制限回路１Ｘでは、パルス電流が抵抗Ｒ２Ｘを流れて抵抗Ｒ２Ｘの両端の電圧差が大きくなり、トランジスタＱ１Ｘがオン状態になろうとする際に、パルス電流の周波数が高いときには、トランジスタＱ１Ｘは、その周波数特性によっては、速やかな応答速度でオン状態になるのが困難である。したがって、この電流制限回路１Ｘには、パルス電流の周波数が高いときに、電流供給路に設けられている電流遮断用のＭＯＳＦＥＴを迅速にオフ状態に制御することができないこととなる。このため、電流供給路の入力端側から出力端側に向けてパルス電流の通過を許容してしまう結果、この電流制限回路１Ｘには、電流供給路の出力端側に接続されている被保護装置を故障させる可能性があるという課題が存在する。
【０００８】
本発明は、かかる課題に鑑みてなされたものであり、パルス電流が入力された際にも、ＭＯＳＦＥＴを迅速にオフ状態に制御して、過大な電流値の電流の供給を制限し得る電流制限回路を提供することを主目的とする。
【課題を解決するための手段】
【０００９】
上記目的を達成すべく、本発明に係る電流制限回路は、電流入力端子が電流供給路の入力端側に接続されると共に電流出力端子が前記電流供給路の出力端側に接続され、かつ制御端子が第１の抵抗の一端に接続されて、当該第１の抵抗の他端からのバイアス電圧の当該制御端子への付与状態に応じて、前記電流供給路に供給される電流の通過を許容および遮断するＭＯＳＦＥＴと、前記ＭＯＳＦＥＴの前記電流出力端子と前記出力端との間に接続された第２の抵抗およびインダクタの直列回路と、前記直列回路の一端と前記ＭＯＳＦＥＴの前記電流出力端子との接続点に第３の抵抗を介して制御端子が接続されると共に電流入力端子が前記第１の抵抗の前記他端に接続され、かつ電流出力端子が前記直列回路の他端に接続される制御素子とを備えて構成され、前記制御素子は、予め規定された電流値を超える電流が前記電流供給路の前記入力端に供給されたときに、前記直列回路の前記一端に生じた電圧で駆動されて、前記第１の抵抗を介して前記ＭＯＳＦＥＴの前記制御端子に付与されているバイアス電圧の付与状態を変えることにより当該ＭＯＳＦＥＴを通過する前記電流の電流値を制限する電流制限回路であって、コンデンサを含んで構成されると共に前記ＭＯＳＦＥＴの前記制御端子から前記出力端に向けてのパルス電流の導通を許容するパルス電流導通回路を備えている。
【００１０】
この電流制限回路では、ＭＯＳＦＥＴのゲートと電流供給路の出力端との間において直列接続されたコンデンサを含んで構成されてパルス電流の通過を許容するパルス電流導通回路を備えたことにより、ＭＯＳＦＥＴに過大な電流値で高い周波数のパルス電流が流れようとする際に、パルス電流導通回路がＭＯＳＦＥＴのゲートから出力端に向けてのパルス電流の導通を許容するため、ＭＯＳＦＥＴのドレインおよびゲート間の静電容量、並びにＭＯＳＦＥＴのソースおよびゲート間の静電容量に蓄積されていた電荷を直列回路内のコンデンサに瞬間的に移動させることができる。したがって、この電流制限回路によれば、ＭＯＳＦＥＴのゲートおよびソース間の電圧を瞬間的に低下させてしきい値電圧よりも瞬間的に下回らせる（低下させる）ことができる結果、ＭＯＳＦＥＴを瞬間的に（迅速に）オフ状態に制御して、電流供給路の入力端から出力端に向けてのパルス電流の通過を瞬間的に遮断することができる。これにより、この電流制限回路では、電流供給路の出力端に接続されている被保護装置を過電流から保護することができる。
（【００１１】以降は省略されています）

関連特許