特許ウォッチ

公開番号2024154500
公報種別公開特許公報(A)
公開日2024-10-31
出願番号2023068323
出願日2023-04-19
発明の名称電源装置
出願人ニチコン株式会社
代理人弁理士法人ATEN
主分類H02M 3/28 20060101AFI20241024BHJP(電力の発電,変換,配電)
要約【課題】ロードスイッチを備えかつ低コスト化を実現可能な電源装置を提供する。
【解決手段】電源装置1は、トランスTの二次巻線t2に、当該二次巻線t2の誘起電圧に基づき発生した電流を制限する電流制限部(インダクタL1、ダイオードD1)とコンデンサC1を含む直列回路Xが並列に接続されている。直列回路Xにおいて、電流制限部は二次巻線t2の巻き始め側に位置し、コンデンサC1は二次巻線t2の巻き終わり側に位置している。電流制限部とコンデンサC2との中間点に、ダイオードD2が接続され、電流制限部を通ってコンデンサC1に蓄えられた電荷がダイオードD2を介してロードスイッチとして機能とするNPN型トランジスタQ1へ供給される。
【選択図】図1
特許請求の範囲【請求項１】
フライバック方式の電源装置において、
一次巻線および二次巻線を有するトランスと、
前記一次巻線に接続されたスイッチング回路と、
前記二次巻線に接続され、前記スイッチング回路のスイッチングにより前記二次巻線に発生した誘起電圧を直流化する直流化回路と、
前記直流化回路と負荷との間に介装された、ＮＰＮ型トランジスタからなるロードスイッチと、
前記誘起電圧に基づき発生した電流を制限する電流制限部と、
前記電流制限部で制限された電流により充電される第１コンデンサと、
前記第１コンデンサに充電された充電電圧を前記ロードスイッチの制御端子に印加する電圧印加部と
を備えたことを特徴とする電源装置。
続きを表示（約 430 文字）【請求項２】
前記電流制限部が前記二次巻線の巻き始め側に接続されるように前記電流制限部と前記第１コンデンサとからなる直列回路が前記二次巻線に並列に接続され、前記電流制限部と前記第１コンデンサとの接続点が前記電圧印加部を介して前記ロードスイッチの制御端子に接続されることを特徴とする請求項１記載の電源装置。
【請求項３】
前記電流制限部はインダクタと第１ダイオードを有し、前記第１ダイオードのアノード側が前記二次巻線の巻き始め側に接続されていることを特徴とする請求項２記載の電源装置。
【請求項４】
前記電圧印加部は第２ダイオードと第２コンデンサとを有し、前記第２ダイオードのアノードが前記第１コンデンサと前記電流制限部との接続点に接続され、前記第１コンデンサに充電された充電電圧が前記第２ダイオードを通じて前記第２コンデンサで平滑されて前記ロードスイッチの制御端子に印加されることを特徴とする請求項２記載の電源装置。

発明の詳細な説明【技術分野】
【０００１】
本発明は、ＮＰＮ型トランジスタからなるロードスイッチを備えた電源装置に関する。
続きを表示（約 2,100 文字）【背景技術】
【０００２】
特許文献１の図４には、ＮＰＮ型トランジスタである整流用ＭＯＳ-ＦＥＴ(51)をロードスイッチとして用いた電源装置が開示されている。当該電源装置の動作の際に、主制御回路(8)内の駆動信号発生回路(10)から高電圧(Ｈ)レベルの主駆動信号(VG1)が出力されると、主ＭＯＳ-ＦＥＴ(3)がオフからオンに切り換えられて、トランス(2)にエネルギが蓄積され、主ＭＯＳ-ＦＥＴ(3)に流れる電流(IQ1)が直線的に増加する。一方、トランス(2)の２次巻線(2b)には、負極性の電圧が誘起されて、同期整流制御回路(52)内の極性検出用比較器(54)から図５に示す低電圧(Ｌ)レベルの同期制御信号(VSC)が出力され、パルス幅延長回路(55)内のＲＳフリップフロップ(65)のセット端子(S)に付与される。これと同時に、パルス幅延長回路(55)内の放電用ＭＯＳ-ＦＥＴ(63)のゲートに低電圧(Ｌ)レベルの同期制御信号(VSC)が付与され、放電用ＭＯＳ-ＦＥＴ(63)がオフに保持される。このとき、パルス幅延長回路(55)内のタイマ用コンデンサ(62)の電圧(VC5)は、駆動用電源(VCC2)から定電流回路(61)を通してタイマ用コンデンサ(62)に流れる一定の充電電流により、三角波発振回路(56)の三角波信号(VOS)の電圧よりも高い電圧に保持される。このため、変調用比較器(64)からＲＳフリップフロップ(65)のリセット端子(R)に高電圧(Ｈ)レベルのリセット信号(VCP4)が付与されて、ＲＳフリップフロップ(65)がリセット状態に保持される。これにより、ＲＳフリップフロップ(65)から整流用ＭＯＳ-ＦＥＴ(51)のゲートに低電圧(Ｌ)レベルの同期駆動信号(VG2)が付与され、整流用ＭＯＳ-ＦＥＴ(51)がオフに保持される。
【先行技術文献】
【特許文献】
【０００３】
特開２００８－３１２３９９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
特許文献１の図４に記載の電源装置においては、ＮＰＮ型トランジスタである整流用ＭＯＳ-ＦＥＴ(51)を駆動させるため、駆動用電源(VCC2)が設けられている。この場合、構成要素として駆動用電源(VCC2)となるため、コストアップが問題になり得る。また、特許文献１の図１に記載の電源装置でも、比較器(60)等を動作させるために、図示しない駆動用電源が必要となり、同様の問題が発生する。
【０００５】
駆動用電源を設ける代わりに、トランスの２次巻線(2b)を巻き上げることで、整流用ＭＯＳ-ＦＥＴ(51)の駆動用電圧を確保することも考えられる。しかしながら、２次巻線(2b)を巻き上げるためには、巻線を絡げるためのピンが必要となり、巻き上げる作業工程も追加される。したがって、この場合もコストアップを回避することは困難である。
【０００６】
また、ロードスイッチとしてＮＰＮ型トランジスタではなくＰＮＰ型トランジスタを用いることで、駆動用電圧の確保を不要とし、コストアップを抑制することも考えられる。しかしながら、ＰＮＰ型トランジスタは、ＮＰＮ型トランジスタに比べて一般に部品コストが高いため、この場合もコストアップを回避することは困難である。
【０００７】
本発明の目的は、ロードスイッチを備えかつ低コスト化を実現可能な電源装置を提供することである。
【課題を解決するための手段】
【０００８】
本発明の電源装置は、フライバック方式の電源装置において、一次巻線および二次巻線を有するトランスと、前記一次巻線に接続されたスイッチング回路と、前記二次巻線に接続され、前記スイッチング回路のスイッチングにより前記二次巻線に発生した誘起電圧を直流化する直流化回路と、前記直流化回路と負荷の間に介装された、ＮＰＮ型トランジスタからなるロードスイッチと、前記誘起電圧に基づき発生した電流を制限する電流制限部と、前記電流制限部で制限された電流により充電される第１コンデンサと、前記第１コンデンサに充電された充電電圧を前記ロードスイッチの制御端子に印加する電圧印加部とを備えたことを特徴とする。
【発明の効果】
【０００９】
本発明によれば、ロードスイッチとしてＮＰＮ型トランジスタを用いることで、ロードスイッチとしてＰＮＰ型トランジスタを用いる場合に比べ、コストアップを抑制できる。また、駆動用電源を設けたり、トランスの二次巻線をロードスイッチ用に巻き上げたりする必要がなく、駆動用電源を設けることや二次巻線を巻き上げることに伴うコストアップを抑制できる。したがって、本発明によれば、ロードスイッチを備えかつ低コスト化を実現可能な電源装置を提供することができる。
【図面の簡単な説明】
【００１０】
本発明の一実施形態に係る電源装置の構成を示す回路図である。
図１の電源装置の動作時における各部の電圧波形を示す図である。
【発明を実施するための形態】
（【００１１】以降は省略されています）

関連特許