特許ウォッチ

公開番号2024147336
公報種別公開特許公報(A)
公開日2024-10-16
出願番号2023060284
出願日2023-04-03
発明の名称算出プログラムおよび算出方法
出願人住友電気工業株式会社
代理人個人
主分類G01R 31/26 20200101AFI20241008BHJP(測定;試験)
要約【課題】パラメータの算出を容易に行うことが可能な算出プログラムを提供する。
【解決手段】算出プログラムは、コンピュータを、電子素子の複数の端子間に加わる電圧と前記複数の端子間を流れる電流とが対応付けられた電流電圧特性を取得する取得部と、前記電流がパラメータと前記電圧に対応する内部電圧とにより表される第1関係を用い、前記パラメータと前記内部電圧とから算出電流を算出する第1算出と、前記内部電圧が前記電圧と前記算出電流により表される第2関係を用い、前記算出電流から前記内部電圧を算出する第2算出と、を交互に実行する処理を実行し、前記処理として、前記第2算出を実行した後に前記パラメータを固定して前記第1算出を実行する第1処理を実行した後に、前記処理として、前記第2算出を実行した後に前記パラメータを更新して前記第1算出を実行する第2処理を実行する算出部と、として機能させる。
【選択図】図13
特許請求の範囲【請求項１】
コンピュータを、
電子素子の複数の端子間に加わる電圧と前記複数の端子間を流れる電流とが対応付けられた電流電圧特性を取得する取得部と、
前記電流がパラメータと前記電圧に対応する内部電圧とにより表される第１関係を用い、前記パラメータと前記内部電圧とから算出電流を算出する第１算出と、前記内部電圧が前記電圧と前記算出電流により表される第２関係を用い、前記算出電流から前記内部電圧を算出する第２算出と、を交互に実行する処理を実行し、
前記処理として、前記第２算出を実行した後に前記パラメータを固定して前記第１算出を実行する第１処理を実行した後に、
前記処理として、前記第２算出を実行した後に前記パラメータを更新して前記第１算出を実行する第２処理を実行する算出部と、
として機能させる算出プログラム。
続きを表示（約 1,500 文字）【請求項２】
前記第２関係は、前記内部電圧が前記電圧から前記算出電流を含む項を減算する関係である請求項１に記載の算出プログラム。
【請求項３】
前記第２関係は、前記内部電圧が前記電圧から前記算出電流と寄生抵抗との積を含む項を減算する関係である請求項１に記載の算出プログラム。
【請求項４】
前記算出部は、前記第１算出後に前記算出電流または前記内部電圧の収束している度合いが第１目標および前記第１目標より緩い第２目標に達しているか否かを判定し、前記度合いが前記第２目標に達しないとき、前記第１処理を実行し、前記度合いが前記第２目標に達しかつ前記第１目標に達しないとき、前記第２処理を実行する請求項１または２に記載の算出プログラム。
【請求項５】
前記第２関係は、前記内部電圧が前記電圧から前記算出電流と係数との積を含む項を減算する関係であり、
前記算出部は、前記係数を０と１との間の第１係数に設定し、その後前記第１処理を実行し、その後前記第２処理を実行した後に、前記係数を前記第１係数より大きく１以下の第２係数に設定し、その後前記第１処理を実行し、その後前記第２処理を実行する請求項１または２に記載の算出プログラム。
【請求項６】
コンピュータを、
電子素子の複数の端子間に加わる電圧と前記複数の端子間を流れる電流とが対応付けられた電流電圧特性を取得する取得部と、
前記電流がパラメータと前記電圧に対応する内部電圧とにより表される第１関係を用い、前記パラメータと前記内部電圧とから算出電流を算出する第１算出と、前記内部電圧が前記電圧から前記算出電流と係数との積を含む項を減算する第２関係を用い、前記算出電流から前記内部電圧を算出する第２算出と、を交互に実行する処理を実行し、
前記係数を０と１との間の第１係数に設定して、前記処理を実行した後に、前記係数を前記第１係数より大きく１以下の第２係数に設定して、前記処理を実行する算出部と、
として機能させる算出プログラム。
【請求項７】
前記第２関係は、前記内部電圧が前記電圧から前記算出電流と前記係数と寄生抵抗との積を含む項を減算する関係である請求項６に記載の算出プログラム。
【請求項８】
前記電子素子は、第１端子、第２端子および第３端子を有するトランジスタであり、前記電圧は、前記第１端子に対する前記第２端子の第１電圧と、前記第１端子に対する前記第３端子の第２電圧と、を含み、前記電流は、前記第２端子から前記第１端子に流れる電流を含む請求項１または請求項６に記載の算出プログラム。
【請求項９】
前記トランジスタはＦＥＴであり、前記第１端子はソースであり、前記第２端子はドレインであり、前記第３端子はゲートである請求項８に記載の算出プログラム。
【請求項１０】
電子素子の複数の端子間に加わる電圧と前記複数の端子間を流れる電流とが対応付けられた電流電圧特性を取得し、
前記電流がパラメータと前記電圧に対応する内部電圧とにより表される第１関係を用い、前記パラメータと前記内部電圧とから算出電流を算出する第１算出と、前記内部電圧が前記電圧と前記算出電流により表される第２関係を用い、前記算出電流から前記内部電圧を算出する第２算出と、を交互に実行する処理を実行し、
前記処理として、前記第２算出を実行した後に前記パラメータを固定して前記第１算出を実行する第１処理を実行した後に、
前記処理として、前記第２算出を実行した後に前記パラメータを更新して前記第１算出を実行する第２処理を実行する算出方法。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本発明は、算出プログラムおよび算出方法に関する。
続きを表示（約 2,200 文字）【背景技術】
【０００２】
トランジスタ等の電子素子における電流－電圧特性をモデル化することがある（例えば特許文献１）。
【先行技術文献】
【特許文献】
【０００３】
国際公開第２０１９／１４６４６０号
【発明の概要】
【発明が解決しようとする課題】
【０００４】
電流電圧特性のモデル化は、以下のように行われる。まず、対象となる電子素子の電流電圧特性を測定する。モデルを表す数式より算出された電流電圧特性が、測定された電流電圧特性と合うように、数式のパラメータを最適化することでパラメータを算出する。パラメータを算出することで、モデル化が実行される。しかしながら、パラメータを算出するときに、計算が収束せずに、モデル化できないことがある。
【０００５】
本開示は、上記課題に鑑みなされたものであり、パラメータの算出を容易に行うことを目的とする。
【課題を解決するための手段】
【０００６】
本開示の一実施形態は、コンピュータを、電子素子の複数の端子間に加わる電圧と前記複数の端子間を流れる電流とが対応付けられた電流電圧特性を取得する取得部と、前記電流がパラメータと前記電圧に対応する内部電圧とにより表される第１関係を用い、前記パラメータと前記内部電圧とから算出電流を算出する第１算出と、前記内部電圧が前記電圧と前記算出電流により表される第２関係を用い、前記算出電流から前記内部電圧を算出する第２算出と、を交互に実行する処理を実行し、前記処理として、前記第２算出を実行した後に前記パラメータを固定して前記第１算出を実行する第１処理を実行した後に、前記処理として、前記第２算出を実行した後に前記パラメータを更新して前記第１算出を実行する第２処理を実行する算出部と、として機能させる算出プログラムである。
【０００７】
本開示の一実施形態は、コンピュータを、電子素子の複数の端子間に加わる電圧と前記複数の端子間を流れる電流とが対応付けられた電流電圧特性を取得する取得部と、前記電流がパラメータと前記電圧に対応する内部電圧とにより表される第１関係を用い、前記パラメータと前記内部電圧とから算出電流を算出する第１算出と、前記内部電圧が前記電圧から前記算出電流と係数との積を含む項を減算する第２関係を用い、前記算出電流から前記内部電圧を算出する第２算出と、を交互に実行する処理を実行し、前記係数を０と１との間の第１係数に設定して、前記処理を実行した後に、前記係数を前記第１係数より大きく１以下の第２係数に設定して、前記処理を実行する算出部と、として機能させる算出プログラムである。
【０００８】
本開示は、このような特徴的な算出プログラムおよび算出方法として実現することができるだけでなく、かかる特徴的なステップを処理する算出装置として実現することができる。また、算出装置の一部又は全部を実現する半導体集積回路として実現したり、算出装置を含む算出システムとして実現したりすることができる。
【発明の効果】
【０００９】
本開示によれば、パラメータの算出を容易に行うことができる。
【図面の簡単な説明】
【００１０】
図１は、ＦＥＴの電流および電圧を示す図である。
図２は、ＦＥＴの等価回路を示す回路図である。
図３は、Ｉｄｓ－Ｖｄｓ特性を示す図である。
図４は、コンピュータのブロック図である。
図５は、算出装置の機能ブロック図である。
図６は、比較例１における算出方法を示すフローチャートである。
図７は、比較例１および実施例１から３におけるＩｄｓ、ＶｄｓおよびＶｇｓのデータを示す図である。
図８は、比較例１および実施例１から３におけるＶｄｓｉおよびＶｇｓｉのデータを示す図である。
図９は、比較例１および実施例１から３におけるＩｄｓｃ、ＶｄｓｉおよびＶｇｓｉのデータを示す図である。
図１０は、比較例１のステップＳ１４において算出されたＩｄｓｃの例を示す図である。
図１１は、比較例１のステップＳ１４において算出されたＩｄｓｃの例を示す図である。
図１２は、比較例１のステップＳ１４において算出されたＩｄｓｃの例を示す図である。
図１３は、実施例１における算出方法を示すフローチャートである。
図１４は、実施例２における算出方法を示すフローチャートである。
図１５は、実施例２におけるＩｄｓｃ－Ｖｄｓｉ特性を示す図である。
図１６は、実施例３における算出方法を示すフローチャートである。
図１７は、実施例３におけるＩｄｓｃの例を示す図である。
図１８は、実施例３におけるＩｄｓｃの例を示す図である。
図１９は、実施例３におけるＩｄｓｃの例を示す図である。
図２０は、実施例３におけるＩｄｓｃの例を示す図である。
図２１は、実施例３におけるＩｄｓｃの例を示す図である。
【発明を実施するための形態】
（【００１１】以降は省略されています）

関連特許