特許ウォッチ

公開番号2024141619
公報種別公開特許公報(A)
公開日2024-10-10
出願番号2023053365
出願日2023-03-29
発明の名称スイッチング制御回路、電源回路
出願人富士電機株式会社
代理人弁理士法人一色国際特許事務所
主分類H02M 3/155 20060101AFI20241003BHJP(電力の発電,変換,配電)
要約【課題】並列動作の開始による入力電流のじょう乱を抑制するスイッチング制御回路を提供する。
【解決手段】AC-DCコンバータ10において、力率改善IC25は、スイッチング制御回路が、軽負荷時に出力電圧に応じた第1期間を示す第1指令値を出力し、重負荷時に出力電圧に応じた第2期間を示す第2指令値及び第3期間を示す第3指令値を出力する指令値出力回路と、軽負荷時に第1インダクタ電流IL1が第1の値となると第1トランジスタ26aをオンし、第1指令値に基づく第1期間が経過するとオフする第1駆動信号出力回路と、重負荷時に第2インダクタ電流IL2が第2の値となった後、第2トランジスタ26bをオンし、第3指令値に基づく第3期間が経過すると、第2トランジスタをオフする第2駆動信号出力回路と、を有する。
【選択図】図1
特許請求の範囲【請求項１】
交流電圧に応じた電圧が印加される第１及び第２インダクタと、前記第１インダクタに流れる第１インダクタ電流を制御する第１トランジスタと、前記第２インダクタに流れる第２インダクタ電流を制御する第２トランジスタと、を含み、前記交流電圧から目的レベルの出力電圧を生成する電源回路の前記第１及び第２トランジスタのスイッチングを制御するスイッチング制御回路であって、
前記電源回路の負荷に流れる負荷電流の電流値が第１所定値より小さく、前記負荷の状態が軽負荷である場合、前記出力電圧に応じた第１期間を示す第１指令値を出力し、前記負荷電流の電流値が第２所定値より大きく、前記負荷の状態が重負荷である場合、前記出力電圧に応じた第２期間を示す第２指令値及び第３期間を示す第３指令値を出力する指令値出力回路と、
前記負荷の状態が前記軽負荷である場合、前記第１インダクタ電流が第１の値となると、前記第１トランジスタをオンし、前記第１トランジスタがオンしてから前記第１指令値に基づく前記第１期間が経過すると、前記第１トランジスタをオフする第１駆動回路と、
前記負荷の状態が前記重負荷である場合、前記第２インダクタ電流が第２の値となった後、前記第２トランジスタをオンし、前記第２トランジスタがオンしてから前記第３指令値に基づく前記第３期間が経過すると、前記第２トランジスタをオフする第２駆動回路と、
を有し、
前記第１駆動回路は、
前記負荷の状態が前記重負荷である場合、前記第１インダクタ電流が前記第１の値となると、前記第１トランジスタをオンし、前記第１トランジスタがオンしてから前記第２指令値に基づく前記第２期間が経過すると、前記第１トランジスタをオフする、
スイッチング制御回路。
続きを表示（約 2,900 文字）【請求項２】
請求項１に記載のスイッチング制御回路であって、
前記第２及び第３期間は、前記負荷の状態が前記重負荷に変化する前の前記第１期間より短い、
スイッチング制御回路。
【請求項３】
請求項１に記載のスイッチング制御回路であって、
前記第２及び第３期間は、前記負荷の状態が前記重負荷に変化する前の前記第１期間の１／２である、
スイッチング制御回路。
【請求項４】
請求項２に記載のスイッチング制御回路であって、
前記第１トランジスタのスイッチング周期を計時する計時回路、
を含み、
前記第２駆動回路は、
前記負荷の状態が前記重負荷に変化すると、前記第１トランジスタのスイッチング周期の１／４の期間が経過し、かつ前記第２インダクタ電流が前記第２の値となる第１条件を満たすと、前記第２トランジスタをオンする、
スイッチング制御回路。
【請求項５】
請求項４に記載のスイッチング制御回路であって、
前記第２駆動回路は、
前記第１条件が満たされた後、前記第１トランジスタのスイッチング周期の１／２の期間が経過し、かつ前記第２インダクタ電流が前記第２の値となる第２条件を満たすと、前記第２トランジスタをオンする、
スイッチング制御回路。
【請求項６】
請求項１から５の何れか一項に記載のスイッチング制御回路であって、
前記第１インダクタ電流が前記第１の値となる第１タイミング及び前記第２インダクタ電流が前記第２の値となる第２タイミングの時間差と、前記第１トランジスタのスイッチング周期との比率、及び所定比率の誤差を出力する誤差出力回路、
を含み、
前記第２駆動回路は、
前記負荷の状態が前記重負荷である場合、前記第２インダクタ電流が前記第２の値となった後、前記第２トランジスタをオンし、前記第３指令値及び前記誤差に応じた第４期間が経過すると、前記第２トランジスタをオフする、
スイッチング制御回路。
【請求項７】
請求項１に記載のスイッチング制御回路であって、
前記電源回路は、
前記負荷の状態を検出する第１負荷検出回路、
を含み、
前記指令値出力回路は、
前記第１負荷検出回路の検出結果及び前記第１期間を示す前記第１指令値に基づいて、前記第１指令値もしくは前記第２及び第３指令値を出力する、
スイッチング制御回路。
【請求項８】
請求項１に記載のスイッチング制御回路であって、
前記出力電圧に応じた前記第１期間を示す前記第１指令値に基づいて前記負荷の状態を検出する第２負荷検出回路、
を含み、
前記指令値出力回路は、
前記第２負荷検出回路の検出結果及び前記第１期間を示す前記第１指令値に基づいて、前記第１指令値もしくは前記第２及び第３指令値を出力する、
スイッチング制御回路。
【請求項９】
交流電圧に応じた電圧が印加されるｎ個（ｎは３以上の整数）のインダクタと、前記ｎ個のインダクタに流れるインダクタ電流を制御するｎ個のトランジスタと、を含み、前記交流電圧から目的レベルの出力電圧を生成する電源回路の前記ｎ個のトランジスタのスイッチングを制御するスイッチング制御回路であって、
前記電源回路の負荷に流れる負荷電流の電流値が第１所定値より小さく、前記負荷の状態が軽負荷である場合、前記出力電圧に応じた第１期間を示す第１指令値を出力し、前記負荷電流の電流値が第２所定値より大きく、前記負荷の状態が重負荷である場合、前記出力電圧に応じた第２期間を示す第２指令値及び第３期間を示す第３指令値を出力する指令値出力回路と、
前記負荷の状態が前記軽負荷である場合、前記ｎ個のうち第１インダクタに流れる第１インダクタ電流が第１の値となると、前記ｎ個のうち第１トランジスタをオンし、前記第１トランジスタがオンしてから前記第１指令値に基づく前記第１期間が経過すると、前記第１トランジスタをオフする第1駆動回路と、
前記負荷の状態が前記重負荷である場合、（ｎ－１）個のインダクタに流れる複数のインダクタ電流のそれぞれが第２の値となった後、前記（ｎ－１）個のトランジスタをオンし、前記（ｎ－１）個のトランジスタがオンしてから前記第３指令値に基づく前記第３期間が経過すると、前記（ｎ－１）個のトランジスタをオフする第２駆動回路と、
を有し、
前記第１駆動回路は、
前記負荷の状態が前記重負荷である場合、前記第１インダクタ電流が前記第１の値となると、前記第１トランジスタをオンし、前記第１トランジスタがオンしてから前記第２指令値に基づく前記第２期間が経過すると、前記第１トランジスタをオフする、
スイッチング制御回路。
【請求項１０】
交流電圧から目的レベルの出力電圧を生成する電源回路であって、
前記交流電圧に応じた電圧が印加される第１及び第２インダクタと、
前記第１インダクタに流れる第１インダクタ電流を制御する第１トランジスタと、
前記第２インダクタに流れる第２インダクタ電流を制御する第２トランジスタと、
前記第１及び第２トランジスタのスイッチングを制御するスイッチング制御回路と、
を備え、
前記スイッチング制御回路は、
前記電源回路の負荷に流れる負荷電流の電流値が第１所定値より小さく、前記負荷の状態が軽負荷である場合、前記出力電圧に応じた第１期間を示す第１指令値を出力し、前記負荷電流の電流値が第２所定値より大きく、前記負荷の状態が重負荷である場合、前記出力電圧に応じた第２期間を示す第２指令値及び第３期間を示す第３指令値を出力する指令値出力回路と、
前記負荷の状態が前記軽負荷である場合、前記第１インダクタ電流が第１の値となると、前記第１トランジスタをオンし、前記第１トランジスタがオンしてから前記第１指令値に基づく前記第１期間が経過すると、前記第１トランジスタをオフする第１駆動回路と、
前記負荷の状態が前記重負荷である場合、前記第２インダクタ電流が第２の値となった後、前記第２トランジスタをオンし、前記第２トランジスタがオンしてから前記第３指令値に基づく前記第３期間が経過すると、前記第２トランジスタをオフする第２駆動回路と、
を有し、
前記第１駆動回路は、
前記負荷の状態が前記重負荷である場合、前記第１インダクタ電流が前記第１の値となると、前記第１トランジスタをオンし、前記第１トランジスタがオンしてから前記第２指令値に基づく前記第２期間が経過すると、前記第１トランジスタをオフする、
電源回路。

発明の詳細な説明【技術分野】
【０００１】
本発明は、スイッチング制御回路、及び電源回路に関する。
続きを表示（約 3,200 文字）【背景技術】
【０００２】
臨界モードで動作する一般的な力率改善回路（以下、ＰＦＣ（ＰｏｗｅｒＦａｃｔｏｒＣｏｒｒｅｃｔｉｏｎ）回路と称する。）は、インダクタに流れるインダクタ電流のピーク値の波形を、交流電圧を整流した整流電圧と相似形にして、力率を改善する。この際、例えば、複数（例えば、２系統）の昇圧チョッパー回路を１つのＰＦＣ回路とし、並列動作をさせることがある（例えば、特許文献１～３）。
【先行技術文献】
【特許文献】
【０００３】
特開２０２２－０４１９１２号公報
特開２０１８－２０７７３２号公報
特開２０２０－１２７２８７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところで、インタリーブ動作するＰＦＣ回路では、負荷の状態が軽負荷である場合、１系統の昇圧チョッパー回路のみ動作させ、負荷の状態が重負荷となると、２系統の昇圧チョッパー回路を並列動作させることがある。
【０００５】
しかしながら、２系統の昇圧チョッパー回路を並列動作させる際に、停止していた昇圧チョッパー回路をすでに動作しているチョッパー回路と同じ状態で起動すると、負荷に対する出力電流が大きくなり、出力電圧が上昇することがある。この電圧上昇は、電圧制御系により、２系統が動作している条件で電圧が所望の値となるよう、動作状態を修正することで抑制されるが、定常状態になるまでの間、入力電流の振幅が増減し、入力電流にじょう乱が生じることがある。
【０００６】
本発明は、上記のような従来の問題に鑑みてなされたものであって、並列動作の開始による入力電流のじょう乱を抑制するスイッチング制御回路を提供することを目的とする。
【課題を解決するための手段】
【０００７】
前述した課題を解決する本発明の第１の態様は、交流電圧に応じた電圧が印加される第１及び第２インダクタと、前記第１インダクタに流れる第１インダクタ電流を制御する第１トランジスタと、前記第２インダクタに流れる第２インダクタ電流を制御する第２トランジスタと、を含み、前記交流電圧から目的レベルの出力電圧を生成する電源回路の前記第１及び第２トランジスタのスイッチングを制御するスイッチング制御回路であって、前記電源回路の負荷に流れる負荷電流の電流値が第１所定値より小さく、前記負荷の状態が軽負荷である場合、前記出力電圧に応じた第１期間を示す第１指令値を出力し、前記負荷電流の電流値が第２所定値より大きく、前記負荷の状態が重負荷である場合、前記出力電圧に応じた第２期間を示す第２指令値及び第３期間を示す第３指令値を出力する指令値出力回路と、前記負荷の状態が前記軽負荷である場合、前記第１インダクタ電流が第１の値となると、前記第１トランジスタをオンし、前記第１トランジスタがオンしてから前記第１指令値に基づく前記第１期間が経過すると、前記第１トランジスタをオフする第１駆動回路と、前記負荷の状態が前記重負荷である場合、前記第２インダクタ電流が第２の値となった後、前記第２トランジスタをオンし、前記第２トランジスタがオンしてから前記第３指令値に基づく前記第３期間が経過すると、前記第２トランジスタをオフする第２駆動回路と、を有し、前記第１駆動回路は、前記負荷の状態が前記重負荷である場合、前記第１インダクタ電流が前記第１の値となると、前記第１トランジスタをオンし、前記第１トランジスタがオンしてから前記第２指令値に基づく前記第２期間が経過すると、前記第１トランジスタをオフする。
【０００８】
また、前述した課題を解決する本発明の第２の態様は、交流電圧に応じた電圧が印加されるｎ個（ｎは３以上の整数）のインダクタと、前記ｎ個のインダクタに流れるインダクタ電流を制御するｎ個のトランジスタと、を含み、前記交流電圧から目的レベルの出力電圧を生成する電源回路の前記ｎ個のトランジスタのスイッチングを制御するスイッチング制御回路であって、前記電源回路の負荷に流れる負荷電流の電流値が第１所定値より小さく、前記負荷の状態が軽負荷である場合、前記出力電圧に応じた第１期間を示す第１指令値を出力し、前記負荷電流の電流値が第２所定値より大きく、前記負荷の状態が重負荷である場合、前記出力電圧に応じた第２期間を示す第２指令値及び第３期間を示す第３指令値を出力する指令値出力回路と、前記負荷の状態が前記軽負荷である場合、前記ｎ個のうち第１インダクタに流れる第１インダクタ電流が第１の値となると、前記ｎ個のうち第１トランジスタをオンし、前記第１トランジスタがオンしてから前記第１指令値に基づく前記第１期間が経過すると、前記第１トランジスタをオフする第1駆動回路と、前記負荷の状態が前記重負荷である場合、（ｎ－１）個のインダクタに流れる複数のインダクタ電流のそれぞれが第２の値となった後、前記（ｎ－１）個のトランジスタをオンし、前記（ｎ－１）個のトランジスタがオンしてから前記第３指令値に基づく前記第３期間が経過すると、前記（ｎ－１）個のトランジスタをオフする第２駆動回路と、を有し、前記第１駆動回路は、前記負荷の状態が前記重負荷である場合、前記第１インダクタ電流が前記第１の値となると、前記第１トランジスタをオンし、前記第１トランジスタがオンしてから前記第２指令値に基づく前記第２期間が経過すると、前記第１トランジスタをオフする。
【０００９】
また、前述した課題を解決する本発明の第３の態様は、交流電圧から目的レベルの出力電圧を生成する電源回路であって、前記交流電圧に応じた電圧が印加される第１及び第２インダクタと、前記第１インダクタに流れる第１インダクタ電流を制御する第１トランジスタと、前記第２インダクタに流れる第２インダクタ電流を制御する第２トランジスタと、前記第１及び第２トランジスタのスイッチングを制御するスイッチング制御回路と、を備え、前記スイッチング制御回路は、前記電源回路の負荷に流れる負荷電流の電流値が第１所定値より小さく、前記負荷の状態が軽負荷である場合、前記出力電圧に応じた第１期間を示す第１指令値を出力し、前記負荷電流の電流値が第２所定値より大きく、前記負荷の状態が重負荷である場合、前記出力電圧に応じた第２期間を示す第２指令値及び第３期間を示す第３指令値を出力する指令値出力回路と、前記負荷の状態が前記軽負荷である場合、前記第１インダクタ電流が第１の値となると、前記第１トランジスタをオンし、前記第１トランジスタがオンしてから前記第１指令値に基づく前記第１期間が経過すると、前記第１トランジスタをオフする第１駆動回路と、前記負荷の状態が前記重負荷である場合、前記第２インダクタ電流が第２の値となった後、前記第２トランジスタをオンし、前記第２トランジスタがオンしてから前記第３指令値に基づく前記第３期間が経過すると、前記第２トランジスタをオフする第２駆動回路と、を有し、前記第１駆動回路は、前記負荷の状態が前記重負荷である場合、前記第１インダクタ電流が前記第１の値となると、前記第１トランジスタをオンし、前記第１トランジスタがオンしてから前記第２指令値に基づく前記第２期間が経過すると、前記第１トランジスタをオフする。
【発明の効果】
【００１０】
本発明によれば、並列動作の開始による入力電流のじょう乱を抑制するスイッチング制御回路を提供することができる。
【図面の簡単な説明】
（【００１１】以降は省略されています）

関連特許