特許ウォッチ

公開番号2024135217
公報種別公開特許公報(A)
公開日2024-10-04
出願番号2023045788
出願日2023-03-22
発明の名称半導体装置および機器
出願人キヤノン株式会社
代理人弁理士法人大塚国際特許事務所
主分類H01L 27/146 20060101AFI20240927BHJP(基本的電気素子)
要約【課題】半導体素子の不具合の発生の抑制に有利な技術を提供する。
【解決手段】第1主面と第2主面を備える半導体層と第1主面に接するように配された第1絶縁層と第2主面に接するように配された第2絶縁層とを含み、半導体層は、半導体層を貫通するトレンチによって半導体層において電気的に分離された第1部分、および、半導体素子が配された第2部分を含み、第1部分は、第1主面の一部を構成する第1導電型の第1半導体領域と第2主面の一部を構成する第1導電型とは反対の第2導電型の第2半導体領域とを含み、第2部分は、第1主面の一部を構成する第1導電型の第3半導体領域と第2主面の一部を構成する第2導電型の第4半導体領域とを含み、第1絶縁層に、第1半導体領域と第3半導体領域とを電気的に接続するための第1導電経路が配され、第2絶縁層に、第2半導体領域と第4半導体領域とを電気的に接続するための第2導電経路が配されている。
【選択図】図2
特許請求の範囲【請求項１】
第１主面と前記第１主面とは反対側の第２主面を備える半導体層と、前記第１主面に接するように配された第１絶縁層と、前記第２主面に接するように配された第２絶縁層と、を含む半導体装置であって、
前記半導体層は、前記半導体層を貫通するトレンチによって前記半導体層において電気的に分離された第１部分、および、半導体素子が配された第２部分を含み、
前記第１部分は、前記第１主面の一部を構成する第１導電型の第１半導体領域と、前記第２主面の一部を構成する前記第１導電型とは反対の第２導電型の第２半導体領域と、を含み、
前記第２部分は、前記第１主面の一部を構成する前記第１導電型の第３半導体領域と、前記第２主面の一部を構成する前記第２導電型の第４半導体領域と、を含み、
前記第１絶縁層に、前記第１半導体領域と前記第３半導体領域とを電気的に接続するための第１導電経路が配され、
前記第２絶縁層に、前記第２半導体領域と前記第４半導体領域とを電気的に接続するための第２導電経路が配されていることを特徴とする半導体装置。
続きを表示（約 1,000 文字）【請求項２】
前記半導体素子は、前記第２導電型の第５半導体領域を含み、
前記第４半導体領域は、前記第５半導体領域に電気的に接続されていることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記半導体素子が、フォトダイオードおよびアバランシェフォトダイオードのうち少なくとも一方を含むことを特徴とする請求項１に記載の半導体装置。
【請求項４】
前記トレンチに絶縁体が埋め込まれていることを特徴とする請求項１に記載の半導体装置。
【請求項５】
前記絶縁体と前記トレンチの表面との間に、金属または金属酸化物が配されていることを特徴とする請求項４に記載の半導体装置。
【請求項６】
前記第１部分が、前記第２部分を取り囲むように配されていることを特徴とする請求項１に記載の半導体装置。
【請求項７】
前記第１部分が、前記半導体層の外縁の少なくとも一部を構成していることを特徴とする請求項１に記載の半導体装置。
【請求項８】
前記半導体層は、前記第１部分と前記半導体層の外縁との間に配された第３部分をさらに含み、
前記トレンチを第１トレンチとして、前記半導体層には、前記第１部分と前記第３部分とを前記半導体層において電気的に分離するように前記半導体層を貫通する第２トレンチが配され、
前記第１部分は、前記第１主面の一部を構成する第１導電型の第６半導体領域と、前記第２主面の一部を構成する前記第２導電型の第７半導体領域と、をさらに含み、
前記第３部分は、前記第１主面の一部を構成する前記第１導電型の第８半導体領域と、前記第２主面の一部を構成する前記第２導電型の第９半導体領域と、を含み、
前記第１絶縁層に、前記第６半導体領域と前記第８半導体領域とを電気的に接続するための第３導電経路が配され、
前記第２絶縁層に、前記第７半導体領域と前記第９半導体領域とを電気的に接続するための第４導電経路が配されていることを特徴とする請求項１に記載の半導体装置。
【請求項９】
前記第２導電経路と前記第４導電経路とが、電気的に接続されていることを特徴とする請求項８に記載の半導体装置。
【請求項１０】
前記半導体層を第１半導体層として、前記第１絶縁層を介して前記第１半導体層と積層された第２半導体層をさらに含むことを特徴とする請求項１に記載の半導体装置。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本発明は、半導体装置および機器に関する。
続きを表示（約 2,000 文字）【背景技術】
【０００２】
特許文献１には、半導体層を貫通する溝に絶縁膜が埋め込まれた分離領域を備える半導体装置が示されている。
【先行技術文献】
【特許文献】
【０００３】
特開２０２０－０６５０１６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
分離領域を用いて半導体層を分離した構成では、帯電などによって半導体層に配された半導体素子に不具合が生じる可能性がある。
【０００５】
本発明は、半導体素子の不具合の発生の抑制に有利な技術を提供することを目的とする。
【課題を解決するための手段】
【０００６】
上記課題に鑑みて、本発明の実施形態に係る半導体装置は、第１主面と前記第１主面とは反対側の第２主面を備える半導体層と、前記第１主面に接するように配された第１絶縁層と、前記第２主面に接するように配された第２絶縁層と、を含む半導体装置であって、前記半導体層は、前記半導体層を貫通するトレンチによって前記半導体層において電気的に分離された第１部分、および、半導体素子が配された第２部分を含み、前記第１部分は、前記第１主面の一部を構成する第１導電型の第１半導体領域と、前記第２主面の一部を構成する前記第１導電型とは反対の第２導電型の第２半導体領域と、を含み、前記第２部分は、前記第１主面の一部を構成する前記第１導電型の第３半導体領域と、前記第２主面の一部を構成する前記第２導電型の第４半導体領域と、を含み、前記第１絶縁層に、前記第１半導体領域と前記第３半導体領域とを電気的に接続するための第１導電経路が配され、前記第２絶縁層に、前記第２半導体領域と前記第４半導体領域とを電気的に接続するための第２導電経路が配されていることを特徴とする。
【発明の効果】
【０００７】
本発明によれば、半導体素子の不具合の発生の抑制に有利な技術を提供することができる。
【図面の簡単な説明】
【０００８】
本実施形態の半導体装置の構成例を示す平面図。
図１の半導体装置の構成例を示す断面図。
図１の半導体装置の構成例を示す断面図。
図１の半導体装置のチップガードリングのレイアウトを示す図。
図１の半導体装置の効果を説明する図。
図１の半導体装置の効果を説明する図。
図１の半導体装置の効果を説明する図。
図１の半導体装置の効果を説明する図。
図１の半導体装置の効果を説明する図。
図１の半導体装置の効果を説明する図。
図１の半導体装置の構成例を示す断面図。
図１の半導体装置の製造方法を説明する図。
図１の半導体装置の製造方法を説明する図。
図１の半導体装置の構成例を示す断面図。
図１の半導体装置の構成例を示す断面図。
図１の半導体装置の構成例を示す断面図。
図１の半導体装置の変形例を示す平面図。
図１７の半導体装置の構成例を示す断面図。
図１７の半導体装置の構成例を示す断面図。
図１の半導体装置の構成例を示す断面図。
図１の半導体装置の構成例を示す断面図。
図１の半導体装置の構成例を示す断面図。
図１の半導体装置の構成例を示す断面図。
図１の半導体装置の構成例を示す断面図。
図１の半導体装置の構成例を示す断面図。
図１の半導体装置の構成例を示す断面図。
本実施形態の半導体装置が組み込まれた機器の構成例を示す図。
【発明を実施するための形態】
【０００９】
以下、添付図面を参照して実施形態を詳しく説明する。なお、以下の実施形態は特許請求の範囲に係る発明を限定するものではない。実施形態には複数の特徴が記載されているが、これらの複数の特徴の全てが発明に必須のものとは限らず、また、複数の特徴は任意に組み合わせられてもよい。さらに、添付図面においては、同一若しくは同様の構成に同一の参照番号を付し、重複した説明は省略する。
【００１０】
図１～図２６を参照して、本開示の実施形態による半導体装置について説明する。以下の実施形態では、半導体装置として光電変換装置を例に説明を行う。しかしながら、これに限られることはなく、本開示は、種々の論理回路や記憶回路、表示回路などの半導体素子が配された処理装置、記憶装置、発光装置などに適用可能である。より具体的には、本開示は、以下に説明するように、半導体層が、半導体層内において電気的に分離された構造を備える半導体装置全般に適用可能である。
（【００１１】以降は省略されています）

関連特許