特許ウォッチ

公開番号2024133709
公報種別公開特許公報(A)
公開日2024-10-02
出願番号2024112153,2023147468
出願日2024-07-12,2010-10-26
発明の名称半導体装置
出願人株式会社半導体エネルギー研究所
代理人
主分類H10B 12/00 20230101AFI20240925BHJP()
要約【課題】下部に酸化物半導体以外の材料を用いたトランジスタを有し、上部に酸化物半導体を用いたトランジスタを有する半導体装置を提供する。
【解決手段】複数のメモリセル200が直列に接続し、複数のメモリセルの一は、第1～第3のゲート電極、第1～第3の、ソース電極及びドレイン電極を有する第1～第3のトランジスタ201～203を有し、第2のトランジスタ202は酸化物半導体層を含み、第1のゲート電極と、2のソース電極又は第2のドレイン電極の一方とがノードAで電気的に接続し、第1の配線SLと第1のソース電極と第3のソース電極とが電気的に接続し、第2の配線BLと第1のドレイン電極と第3のドレイン電極とが電気的に接続し、第3の配線S1と、第2のソース電極または第2のドレイン電極の他方とが電気的に接続し、第4の配線S2と第2のゲート電極とが電気的に接続し、第5の配線WLと第3のゲート電極とが電気的に接続する。
【選択図】図10
特許請求の範囲【請求項１】
マトリクス状に配置された複数の回路を有し、
前記複数の回路のそれぞれは、
第１のトランジスタと、
ソース又はドレインの一方が電前記第１のトランジスタのゲートに気的に接続された第２のトランジスタと、
一方の電極が前記第１のトランジスタのゲートに電気的に接続され、第１の期間と第２の期間とで異なる電位が供給される配線に他方の電極が電気的に接続された容量素子と、を有する半導体装置であって、
前記第１のトランジスタのチャネル形成領域を有する第１の半導体層と、
前記第１の半導体層の上方に配置された領域を有し、かつ、前記第１のトランジスタのゲートとしての機能を有する第１の導電層と、
前記第１の導電層の上方に配置された領域を有する第１の絶縁層と、
前記第１の絶縁層の上面に接する領域を有し、かつ、前記第２のトランジスタのゲートとしての機能を有する第２の導電層と、
前記第１の絶縁層の上面に接する領域を有し、かつ、前記第１の半導体層と電気的に接続された第３の導電層と、
前記第２の導電層の上方に配置された領域を有し、かつ、前記第２のトランジスタのチャネル形成領域を有する第２の半導体層と、
前記第２の半導体層の上方に配置された領域を有する第２の絶縁層と、
前記第２の絶縁層の上方に配置された領域を有し、前記第２の半導体層と電気的に接続され、かつ、前記第１の導電層と電気的に接続される第４の導電層と、
前記第２の絶縁層の上方に配置された領域を有する第５の導電層と、
を有し、
前記第１の半導体層は、シリコンを含み、
前記第２の半導体層は、酸化物半導体を含み、
前記第２の半導体層は、前記第１の導電層と重なりを有さず、
前記第３の導電層は、前記第５の導電層と電気的に接続される、
半導体装置。
続きを表示（約 2,600 文字）【請求項２】
マトリクス状に配置された複数の回路を有し、
前記複数の回路のそれぞれは、
第１のトランジスタと、
ソース又はドレインの一方が電前記第１のトランジスタのゲートに気的に接続された第２のトランジスタと、
一方の電極が前記第１のトランジスタのゲートに電気的に接続され、第１の期間と第２の期間とで異なる電位が供給される配線に他方の電極が電気的に接続された容量素子と、を有する半導体装置であって、
前記第１のトランジスタのチャネル形成領域を有する第１の半導体層と、
前記第１の半導体層の上方に配置された領域を有し、かつ、前記第１のトランジスタのゲートとしての機能を有する第１の導電層と、
前記第１の導電層の上方に配置された領域を有する第１の絶縁層と、
前記第１の絶縁層の上面に接する領域を有し、かつ、前記第２のトランジスタのゲートとしての機能を有する第２の導電層と、
前記第１の絶縁層の上面に接する領域を有し、かつ、前記第１の半導体層と電気的に接続された第３の導電層と、
前記第２の導電層の上方に配置された領域を有し、かつ、前記第２のトランジスタのチャネル形成領域を有する第２の半導体層と、
前記第２の半導体層の上方に配置された領域を有する第２の絶縁層と、
前記第２の絶縁層の上面に接する領域を有し、前記第２の半導体層と電気的に接続され、かつ、前記第１の導電層と電気的に接続される第４の導電層と、
前記第２の絶縁層の上面に接する領域を有する第５の導電層と、
を有し、
前記第１の半導体層は、シリコンを含み、
前記第２の半導体層は、酸化物半導体を含み、
前記第２の半導体層は、前記第１の導電層と重なりを有さず、
前記第３の導電層は、前記第５の導電層と電気的に接続される、
半導体装置。
【請求項３】
マトリクス状に配置された複数の回路を有し、
前記複数の回路のそれぞれは、
第１のトランジスタと、
ソース又はドレインの一方が電前記第１のトランジスタのゲートに気的に接続された第２のトランジスタと、
一方の電極が前記第１のトランジスタのゲートに電気的に接続され、第１の期間と第２の期間とで異なる電位が供給される配線に他方の電極が電気的に接続された容量素子と、を有し、
前記配線は、駆動回路と電気的に接続される半導体装置であって、
前記第１のトランジスタのチャネル形成領域を有する第１の半導体層と、
前記第１の半導体層の上方に配置された領域を有し、かつ、前記第１のトランジスタのゲートとしての機能を有する第１の導電層と、
前記第１の導電層の上方に配置された領域を有する第１の絶縁層と、
前記第１の絶縁層の上面に接する領域を有し、かつ、前記第２のトランジスタのゲートとしての機能を有する第２の導電層と、
前記第１の絶縁層の上面に接する領域を有し、かつ、前記第１の半導体層と電気的に接続された第３の導電層と、
前記第２の導電層の上方に配置された領域を有し、かつ、前記第２のトランジスタのチャネル形成領域を有する第２の半導体層と、
前記第２の半導体層の上方に配置された領域を有する第２の絶縁層と、
前記第２の絶縁層の上方に配置された領域を有し、前記第２の半導体層と電気的に接続され、かつ、前記第１の導電層と電気的に接続される第４の導電層と、
前記第２の絶縁層の上方に配置された領域を有する第５の導電層と、
を有し、
前記第１の半導体層は、シリコンを含み、
前記第２の半導体層は、酸化物半導体を含み、
前記第２の半導体層は、前記第１の導電層と重なりを有さず、
前記第３の導電層は、前記第５の導電層と電気的に接続される、
半導体装置。
【請求項４】
マトリクス状に配置された複数の回路を有し、
前記複数の回路のそれぞれは、
第１のトランジスタと、
ソース又はドレインの一方が電前記第１のトランジスタのゲートに気的に接続された第２のトランジスタと、
一方の電極が前記第１のトランジスタのゲートに電気的に接続され、第１の期間と第２の期間とで異なる電位が供給される配線に他方の電極が電気的に接続された容量素子と、を有し、
前記配線は、駆動回路と電気的に接続される半導体装置であって、
前記第１のトランジスタのチャネル形成領域を有する第１の半導体層と、
前記第１の半導体層の上方に配置された領域を有し、かつ、前記第１のトランジスタのゲートとしての機能を有する第１の導電層と、
前記第１の導電層の上方に配置された領域を有する第１の絶縁層と、
前記第１の絶縁層の上面に接する領域を有し、かつ、前記第２のトランジスタのゲートとしての機能を有する第２の導電層と、
前記第１の絶縁層の上面に接する領域を有し、かつ、前記第１の半導体層と電気的に接続された第３の導電層と、
前記第２の導電層の上方に配置された領域を有し、かつ、前記第２のトランジスタのチャネル形成領域を有する第２の半導体層と、
前記第２の半導体層の上方に配置された領域を有する第２の絶縁層と、
前記第２の絶縁層の上面に接する領域を有し、前記第２の半導体層と電気的に接続され、かつ、前記第１の導電層と電気的に接続される第４の導電層と、
前記第２の絶縁層の上面に接する領域を有する第５の導電層と、
を有し、
前記第１の半導体層は、シリコンを含み、
前記第２の半導体層は、酸化物半導体を含み、
前記第２の半導体層は、前記第１の導電層と重なりを有さず、
前記第３の導電層は、前記第５の導電層と電気的に接続される、
半導体装置。
【請求項５】
請求項１乃至請求項４のいずれか一において、
前記第４の導電層は、クロム、銅、タンタル、チタン、モリブデン、またはタングステンのいずれか一を少なくとも含む、
半導体装置。

発明の詳細な説明【技術分野】
【０００１】
開示する発明は、半導体素子を利用した半導体装置およびその作製方法に関するものであ
る。
続きを表示（約 1,700 文字）【背景技術】
【０００２】
半導体素子を利用した記憶装置は、電力の供給がなくなると記憶内容が失われる揮発性記
憶装置と、電力の供給がなくなっても記憶内容は保持される不揮発性記憶装置とに大別さ
れる。
【０００３】
揮発性記憶装置の代表的な例としては、ＤＲＡＭ（ＤｙｎａｍｉｃＲａｎｄｏｍＡｃ
ｃｅｓｓＭｅｍｏｒｙ）がある。ＤＲＡＭは、記憶素子を構成するトランジスタを選択
してキャパシタに電荷を蓄積することで、情報を記憶する。
【０００４】
上述の原理から、ＤＲＡＭでは、情報を読み出すとキャパシタの電荷は失われることにな
るため、データの読み出しの度に、再度の書き込み動作が必要となる。また、記憶素子を
構成するトランジスタにはリーク電流が存在し、トランジスタが選択されていない状況で
も電荷が流出、または流入するため、データの保持期間が短い。このため、所定の周期で
再度の書き込み動作（リフレッシュ動作）が必要であり、消費電力を十分に低減すること
は困難である。また、電力の供給がなくなると記憶内容が失われるため、長期間の記憶の
保持には、磁性材料や光学材料を利用した別の記憶装置が必要となる。
【０００５】
揮発性記憶装置の別の例としてはＳＲＡＭ（ＳｔａｔｉｃＲａｎｄｏｍＡｃｃｅｓｓ
Ｍｅｍｏｒｙ）がある。ＳＲＡＭは、フリップフロップなどの回路を用いて記憶内容を
保持するため、リフレッシュ動作が不要であり、この点においてはＤＲＡＭより有利であ
る。しかし、フリップフロップなどの回路を用いているため、記憶容量あたりの単価が高
くなるという問題がある。また、電力の供給がなくなると記憶内容が失われるという点に
ついては、ＤＲＡＭと変わるところはない。
【０００６】
不揮発性記憶装置の代表例としては、フラッシュメモリがある。フラッシュメモリは、ト
ランジスタのゲート電極とチャネル形成領域との間にフローティングゲートを有し、当該
フローティングゲートに電荷を保持させることで記憶を行うため、データの保持期間は極
めて長く（半永久的）、揮発性記憶装置で必要なリフレッシュ動作が不要であるという利
点を有している（例えば、特許文献１参照）。
【０００７】
しかし、書き込みの際に生じるトンネル電流によって記憶素子を構成するゲート絶縁層が
劣化するため、所定回数の書き込みによって記憶素子が機能しなくなるという問題が生じ
る。この問題の影響を緩和するために、例えば、各記憶素子の書き込み回数を均一化する
手法が採られるが、これを実現するためには、複雑な周辺回路が必要になってしまう。そ
して、このような手法を採用しても、寿命の根本的な問題が解消するわけではない。つま
り、フラッシュメモリは、情報の書き換え頻度が高い用途には不向きである。
【０００８】
また、フローティングゲートに電荷を導入させるため、または、その電荷を除去するため
には、高い電圧が必要である。さらに、電荷の導入、または除去のためには比較的長い時
間を要し、書き込み、消去の高速化が容易ではないという問題もある。
【先行技術文献】
【特許文献】
【０００９】
特開昭５７－１０５８８９号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
上述の問題に鑑み、開示する発明の一態様では、電力が供給されない状況でも記憶内容の
保持が可能で、かつ、書き込み回数にも制限が無い、新たな構造の半導体装置を提供する
ことを目的の一とする。
【課題を解決するための手段】
（【００１１】以降は省略されています）

関連特許