TOP
|
特許
|
意匠
|
商標
特許ウォッチ
Twitter
他の特許を見る
10個以上の画像は省略されています。
公開番号
2024131090
公報種別
公開特許公報(A)
公開日
2024-09-30
出願番号
2023041140
出願日
2023-03-15
発明の名称
窒化物半導体装置及びその製造方法
出願人
富士電機株式会社
代理人
個人
,
個人
主分類
H01L
29/12 20060101AFI20240920BHJP(基本的電気素子)
要約
【課題】高閾値電圧と高移動度の両立を可能とする窒化物半導体装置及びその製造方法を提供する。
【解決手段】窒化物半導体装置は、窒化ガリウム層と、窒化ガリウム層に設けられた電界効果トランジスタと、を備える。電界効果トランジスタは、窒化ガリウム層の第1主面側に設けられたゲート絶縁膜と、窒化ガリウム層に設けられ、ゲート絶縁膜と接するp型領域と、窒化ガリウム層に設けられ、p型領域とゲート絶縁膜との界面に平行な第1方向においてp型領域と接するn型領域と、第1主面側に配置され、n型領域と接する第1電極とを備える。p型領域は、ゲート絶縁膜と接する第1領域と、ゲート絶縁膜と接し、かつ第1方向において第1領域とn型領域との間に介在する第2領域とを有する。第2領域は、第1領域よりもp型不純物濃度が高い。
【選択図】図3
特許請求の範囲
【請求項1】
第1主面と、前記第1主面の反対側に位置する第2主面とを有する窒化ガリウム層と、
前記窒化ガリウム層に設けられた電界効果トランジスタと、を備え、
前記電界効果トランジスタは、
前記窒化ガリウム層の前記第1主面側に設けられたゲート絶縁膜と、
前記窒化ガリウム層に設けられ、前記ゲート絶縁膜と接するp型領域と、
前記窒化ガリウム層に設けられ、前記p型領域と前記ゲート絶縁膜との界面に平行な第1方向において前記p型領域と接するn型領域と、
前記第1主面側に配置され、前記n型領域と接する第1電極とを備え、
前記p型領域は、
前記ゲート絶縁膜と接する第1領域と、
前記ゲート絶縁膜と接し、かつ前記第1方向において前記第1領域と前記n型領域との間に介在する第2領域とを有し、
前記第2領域は、前記第1領域よりもp型不純物濃度が高い、窒化物半導体装置。
続きを表示(約 730 文字)
【請求項2】
前記電界効果トランジスタのチャネル領域に前記第1領域と前記第2領域とが存在する、請求項1に記載の窒化物半導体装置。
【請求項3】
前記電界効果トランジスタのオン電流は、前記窒化ガリウム層の前記第2主面側から前記第1領域と前記第2領域とを通って前記n型領域に流れる、請求項1又は2に記載の窒化物半導体装置。
【請求項4】
前記p型領域は、前記第1方向においてp型不純物濃度が最大となるピーク位置を有し、
前記ピーク位置は前記第2領域に存在する、請求項1又は2に記載の窒化物半導体装置。
【請求項5】
前記第2領域は前記n型領域と接している、請求項1又は2に記載の窒化物半導体装置。
【請求項6】
前記電界効果トランジスタは、
前記窒化ガリウム層に設けられ、前記n型領域と前記第2主面との間に位置するp型の高濃度領域をさらに有し、
前記高濃度領域は、前記第1領域よりもp型不純物濃度が高く、かつ前記第2領域と接している、請求項1又は2に記載の窒化物半導体装置。
【請求項7】
前記高濃度領域は、前記第2領域よりもp型不純物濃度が高い、請求項6に記載の窒化物半導体装置。
【請求項8】
前記高濃度領域は前記n型領域と接している、請求項6に記載の窒化物半導体装置。
【請求項9】
前記高濃度領域は前記第1電極と接している、請求項6に記載の窒化物半導体装置。
【請求項10】
前記高濃度領域は前記第1領域と接している、請求項6に記載の窒化物半導体装置。
(【請求項11】以降は省略されています)
発明の詳細な説明
【技術分野】
【0001】
本開示は、窒化物半導体装置及びその製造方法に関する。
続きを表示(約 2,700 文字)
【背景技術】
【0002】
従来から、窒化ガリウム(GaN)を用いた縦型MOSFETが知られている(例えば、特許文献1参照)。
【先行技術文献】
【特許文献】
【0003】
特開2017-188687号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
GaNを用いた縦型MOSFETの特性向上には、高閾値電圧と高移動度の両立が必要である。しかし、一般的に閾値電圧と移動度はトレードオフの関係にある。例えば、閾値値電圧を増加させるためにp型ウェル領域の濃度を増加させると移動度が低下する。
【0005】
本開示は、高閾値電圧と高移動度の両立を可能とする窒化物半導体装置及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【0006】
上記課題を解決するために、本開示の一態様に係る窒化物半導体装置は、第1主面と、前記第1主面の反対側に位置する第2主面とを有する窒化ガリウム層と、前記窒化ガリウム層に設けられた電界効果トランジスタと、を備える。前記電界効果トランジスタは、前記窒化ガリウム層の前記第1主面側に設けられたゲート絶縁膜と、前記窒化ガリウム層に設けられ、前記ゲート絶縁膜と接するp型領域と、前記窒化ガリウム層に設けられ、前記p型領域と前記ゲート絶縁膜との界面に平行な第1方向において前記p型領域と接するn型領域と、前記第1主面側に配置され、前記n型領域と接する第1電極とを備える。前記p型領域は、前記ゲート絶縁膜と接する第1領域と、前記ゲート絶縁膜と接し、かつ前記第1方向において前記第1領域と前記n型領域との間に介在する第2領域とを有する。前記第2領域は、前記第1領域よりもp型不純物濃度が高い。
【0007】
本開示の一態様に係る窒化物半導体装置の製造方法は、窒化ガリウム層にp型領域を形成する工程と、前記窒化ガリウム層において前記p型領域と接する領域に、前記p型領域よりもp型不純物を高濃度に含む高濃度領域を形成する工程と、前記窒化ガリウム層に熱処理を施して、前記高濃度領域から前記p型領域にp型不純物を拡散させることによって、前記p型領域の第1領域よりもp型不純物濃度が高い第2領域を形成する工程と、前記窒化ガリウム層の第1主面側に、前記第1領域及び前記第2領域と接するゲート絶縁膜を形成する工程と、前記窒化ガリウム層の前記第1主面側であって、前記第2領域を介して前記第1領域の反対側にn型領域を形成する工程と、前記n型領域に接する第1電極を形成する工程と、を含む。
【発明の効果】
【0008】
本開示の一態様によれば、高閾値電圧と高移動度の両立を可能とする窒化物半導体装置及びその製造方法を提供することができる。
【図面の簡単な説明】
【0009】
図1は、本開示の実施形態1に係るGaN半導体装置の構成例を示す平面図である。
図2は、本開示の実施形態1に係るGaN半導体装置の構成例を示す断面図である。
図3は、図2の断面図の一部を拡大して示す図である。
図4は、図3に示した縦型MOSFETのB-B´線における不純物濃度分布を示すグラフである。
図5Aは、本開示の実施形態1に係る縦型MOSFETの製造方法を工程順に示す断面図である。
図5Bは、本開示の実施形態1に係る縦型MOSFETの製造方法を工程順に示す断面図である。
図5Cは、本開示の実施形態1に係る縦型MOSFETの製造方法を工程順に示す断面図である。
図5Dは、本開示の実施形態1に係る縦型MOSFETの製造方法を工程順に示す断面図である。
図6は、本開示の実施形態2に係る縦型MOSFETの構成例を示す断面図である。
図7Aは、本開示の実施形態2に係る縦型MOSFETの製造方法を工程順に示す断面図である。
図7Bは、本開示の実施形態2に係る縦型MOSFETの製造方法を工程順に示す断面図である。
図7Cは、本開示の実施形態2に係る縦型MOSFETの製造方法を工程順に示す断面図である。
図8は、本開示の実施形態2の変形例に係る縦型MOSFETの構成例を示す断面図である。
図9は、本開示の実施形態3に係る縦型MOSFETの構成例を示す断面図である。
図10Aは、本開示の実施形態3に係る縦型MOSFETの製造方法を工程順に示す断面図である。
図10Bは、本開示の実施形態3に係る縦型MOSFETの製造方法を工程順に示す断面図である。
図11は、本開示の実施形態4に係る縦型MOSFETの構成例を示す断面図である。
図12Aは、本開示の実施形態4に係る縦型MOSFETの製造方法を工程順に示す断面図である。
図12Bは、本開示の実施形態4に係る縦型MOSFETの製造方法を工程順に示す断面図である。
図12Cは、本開示の実施形態4に係る縦型MOSFETの製造方法を工程順に示す断面図である。
図13は、本開示の実施形態5に係る縦型MOSFETの構成例を示す断面図である。
図14Aは、本開示の実施形態5に係る縦型MOSFETの製造方法を工程順に示す断面図である。
図14Bは、本開示の実施形態5に係る縦型MOSFETの製造方法を工程順に示す断面図である。
図14Cは、本開示の実施形態5に係る縦型MOSFETの製造方法を工程順に示す断面図である。
図14Dは、本開示の実施形態5に係る縦型MOSFETの製造方法を工程順に示す断面図である。
図14Eは、本開示の実施形態5に係る縦型MOSFETの製造方法を工程順に示す断面図である。
【発明を実施するための形態】
【0010】
以下に本開示の実施形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。但し、図面は模式的なものであり、厚みと平面寸法との関係、各装置や各部材の厚みの比率等は現実のものとは異なることに留意すべきである。したがって、具体的な厚みや寸法は以下の説明を参酌して判定すべきものである。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることは勿論である。
(【0011】以降は省略されています)
この特許をJ-PlatPatで参照する
関連特許
ローム株式会社
保持具
1日前
個人
積層型電解質二次電池
7日前
協立電機株式会社
着磁器
今日
三菱電機株式会社
同軸フィルタ
4日前
ローム株式会社
半導体装置
今日
ローム株式会社
半導体装置
今日
TDK株式会社
電子部品
今日
ニデックモビリティ株式会社
トランス
今日
株式会社AESCジャパン
電池パック
今日
株式会社豊田自動織機
電子機器
今日
株式会社ディスコ
ウェーハの加工方法
4日前
TDK株式会社
電子部品
今日
株式会社ダイフク
搬送車
1日前
株式会社デンソー
電子装置
今日
新光電気工業株式会社
半導体装置
今日
内橋エステック株式会社
保護素子
今日
個人
コンタクト及びこれを用いたICソケット
7日前
住友ベークライト株式会社
基板の製造方法
今日
新光電気工業株式会社
部品実装基板
8日前
株式会社サンツール
電線圧接コネクタ
4日前
KDDI株式会社
アンテナ装置
8日前
竹内工業株式会社
ノイズ吸収装置の支持装置
7日前
東京エレクトロン株式会社
基板処理方法
8日前
株式会社デンソー
スパークプラグ
今日
TDK株式会社
レーザモジュール
今日
株式会社フジクラ
移相装置
今日
愛三工業株式会社
弁
8日前
TDK株式会社
電子部品の製造方法
今日
富士電機株式会社
半導体装置
今日
富士電機株式会社
半導体装置
今日
トヨタバッテリー株式会社
電池ケース
今日
小林クリエイト株式会社
RFIDタグ
1日前
TOTO株式会社
静電チャック
1日前
日本圧着端子製造株式会社
コネクタ及びコンタクト
今日
株式会社フジクラ
出力整合回路
今日
株式会社ディスコ
加工装置
7日前
続きを見る
他の特許を見る