特許ウォッチ

公開番号2024130833
公報種別公開特許公報(A)
公開日2024-09-30
出願番号2023040747
出願日2023-03-15
発明の名称半導体装置
出願人株式会社東芝,東芝デバイス&ストレージ株式会社
代理人弁理士法人iX
主分類H01L 29/78 20060101AFI20240920BHJP(基本的電気素子)
要約【課題】オン抵抗を低減可能な半導体装置を提供する。
【解決手段】半導体装置は、第1電極と、前記第1電極上に設けられた半導体部分と、前記半導体部分上に設けられた絶縁膜と、前記絶縁膜上に設けられた第2電極と、前記絶縁膜上に設けられた第3電極と、前記半導体部分内に設けられ、第1方向に延びる絶縁体と、前記絶縁体を介して前記半導体部分内に設けられ、前記第1方向に延び、前記第3電極に接続された第1導電部材と、前記絶縁体内に設けられ、前記第1方向に延び、前記第2電極に接続された第2導電部材と、前記半導体部分内に設けられ、前記第1方向において、前記第2電極の直下域から少なくとも前記第3電極の直下域まで延出し、前記半導体部分及び前記第2電極に接続された第3導電部材と、を備える。
【選択図】図2

特許請求の範囲【請求項１】
第１電極と、
前記第１電極上に設けられた半導体部分と、
前記半導体部分上に設けられた絶縁膜と、
前記絶縁膜上に設けられた第２電極と、
前記絶縁膜上に設けられた第３電極と、
前記半導体部分内に設けられ、第１方向に延びる絶縁体と、
前記絶縁体を介して前記半導体部分内に設けられ、前記第１方向に延び、前記第３電極に接続された第１導電部材と、
前記絶縁体内に設けられ、前記第１方向に延び、前記第２電極に接続された第２導電部材と、
前記半導体部分内に設けられ、前記第１方向において、前記第２電極の直下域から少なくとも前記第３電極の直下域まで延出し、前記半導体部分及び前記第２電極に接続された第３導電部材と、
を備えた半導体装置。
続きを表示（約 1,400 文字）【請求項２】
前記第３導電部材は金属を含む請求項１に記載の半導体装置。
【請求項３】
前記半導体部分は、
前記第１電極に接続された第１導電型の第１層と、
前記第１層上の一部に設けられた第２導電型の第２層と、
前記第２層上の一部に設けられた第１導電型の第３層と、
を有し、
前記第３導電部材は、前記第１層から離隔し、前記第３層に接した請求項１に記載の半導体装置。
【請求項４】
前記第２電極は、
第１部分と、
第２部分と、
を有し、
前記第１方向は前記第１部分から前記第２部分に向かう方向であり、
前記第３電極の少なくとも一部は、前記第１部分と前記第２部分との間に配置されており、
前記第２導電部材は前記第２部分に接続されており、
前記第３導電部材は前記第１部分に接続されている請求項１～３のいずれか１つに記載の半導体装置。
【請求項５】
前記第２電極の直下域において、前記第１導電部材は２つの部分に分かれており、
前記第２導電部材は、前記２つの部分の間で前記半導体部分の上面まで引き出されて、前記第２電極に接続された請求項１～３のいずれか１つに記載の半導体装置。
【請求項６】
第１電極と、
前記第１電極上に設けられた半導体部分と、
前記半導体部分上に設けられた絶縁膜と、
前記絶縁膜上に設けられ、第１部分と、第２部分と、を有する第２電極と、
前記絶縁膜上に設けられ、少なくとも一部が前記第１部分と前記第２部分との間に配置された第３電極と、
前記半導体部分内に設けられ、前記第１部分から前記第２部分に向かう第１方向に延びる絶縁体と、
前記絶縁体内に設けられ、前記第１方向に延び、前記第３電極に接続された第１導電部材と、
前記絶縁体内に設けられ、前記第１方向に延び、前記第２部分に接続された第２導電部材と、
前記半導体部分内に設けられ、前記第１方向に延び、前記半導体部分及び前記第１部分に接続された第３導電部材と、
を備えた半導体装置。
【請求項７】
前記絶縁膜内に設けられ、前記第１部分及び前記第３導電部材に接続された第１コンタクトと、
前記絶縁膜内に設けられ、前記第３電極及び前記第１導電部材に接続された第２コンタクトと、
前記絶縁膜内に設けられ、前記第２部分及び前記第２導電部材に接続された第３コンタクトと、
をさらに備え、
前記第１方向において、前記第２コンタクトは前記第１コンタクトと前記第３コンタクトの間に位置した請求項６に記載の半導体装置。
【請求項８】
前記第３導電部材は金属を含む請求項６に記載の半導体装置。
【請求項９】
前記半導体部分は、
前記第１電極に接続された第１導電型の第１層と、
前記第１層上の一部に設けられた第２導電型の第２層と、
前記第２層上の一部に設けられた第１導電型の第３層と、
を有し、
前記第３導電部材は、前記第１層から離隔し、前記第３層に接した請求項６～８のいずれか１つに記載の半導体装置。
【請求項１０】
前記第３導電部材は前記第２層にも接した請求項９に記載の半導体装置。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
実施形態は、半導体装置に関する。
続きを表示（約 2,700 文字）【背景技術】
【０００２】
トレンチゲート型の電力制御用半導体装置においては、装置内における電界の集中を緩和するために、ゲートトレンチ内にフィールドプレート電極を設ける場合がある。このような半導体装置においては、ゲートトレンチの終端部において、ゲート電極をチップ上面に引き出す部分と、フィールドプレート電極をチップ上面に引き出す部分を独立に設ける必要がある。これにより、電力制御に寄与できない無効領域が増大し、オン抵抗が増加するという問題がある。
【先行技術文献】
【特許文献】
【０００３】
特開２０１７－１６３１０７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
実施形態の目的は、オン抵抗を低減可能な半導体装置を提供することである。
【課題を解決するための手段】
【０００５】
実施形態に係る半導体装置は、第１電極と、前記第１電極上に設けられた半導体部分と、前記半導体部分上に設けられた絶縁膜と、前記絶縁膜上に設けられた第２電極と、前記絶縁膜上に設けられた第３電極と、前記半導体部分内に設けられ、第１方向に延びる絶縁体と、前記絶縁体を介して前記半導体部分内に設けられ、前記第１方向に延び、前記第３電極に接続された第１導電部材と、前記絶縁体内に設けられ、前記第１方向に延び、前記第２電極に接続された第２導電部材と、前記半導体部分内に設けられ、前記第１方向において、前記第２電極の直下域から少なくとも前記第３電極の直下域まで延出し、前記半導体部分及び前記第２電極に接続された第３導電部材と、を備える。
【０００６】
実施形態に係る半導体装置は、第１電極と、前記第１電極上に設けられた半導体部分と、前記半導体部分上に設けられた絶縁膜と、前記絶縁膜上に設けられ、第１部分と、第２部分と、を有する第２電極と、前記絶縁膜上に設けられ、少なくとも一部が前記第１部分と前記第２部分との間に配置された第３電極と、前記半導体部分内に設けられ、前記第１部分から前記第２部分に向かう第１方向に延びる絶縁体と、前記絶縁体内に設けられ、前記第１方向に延び、前記第３電極に接続された第１導電部材と、前記絶縁体内に設けられ、前記第１方向に延び、前記第２部分に接続された第２導電部材と、前記半導体部分内に設けられ、前記第１方向に延び、前記半導体部分及び前記第１部分に接続された第３導電部材と、を備える。
【０００７】
実施形態に係る半導体装置は、第１電極と、前記第１電極上に設けられた半導体部分と、前記半導体部分上に設けられた絶縁膜と、前記絶縁膜上に設けられた第２電極と、前記半導体部分内に設けられた複数の絶縁体と、各前記絶縁体内に設けられた第１導電部材と、各前記絶縁体内に設けられ、前記第２電極に接続された第２導電部材と、前記半導体部分内における隣り合う２つの前記絶縁体間に設けられ、前記半導体部分及び前記第２電極に接続された第３導電部材と、前記絶縁膜内に設けられ、隣り合う２つの前記絶縁体内に配置された２つの前記第１導電部材に接続された第１配線と、を備える。
【図面の簡単な説明】
【０００８】
図１（ａ）は第１の実施形態に係る半導体装置を示す上面図であり、図１（ｂ）はその下面図である。
図２は、図１（ａ）の領域Ａを示す一部拡大上面図である。
図３は、図２に示すＢ－Ｂ’線による断面図である。
図４は、図２に示すＣ－Ｃ’線による断面図である。
図５は、図２に示すＤ－Ｄ’線による断面図である。
図６は、図２に示すＥ－Ｅ’線による断面図である。
図７は、図２に示すＦ－Ｆ’線による断面図である。
図８（ａ）～（ｃ）は、第１の実施形態に係る半導体装置の製造方法を示す工程断面図である。
図９（ａ）及び（ｂ）は、第１の実施形態に係る半導体装置の製造方法を示す工程断面図である。
図１０は、第１の実施形態の比較例に係る半導体装置を示す一部拡大上面図である。
図１１は、図１０に示すＧ－Ｇ’線による断面図である。
図１２は、図１０に示すＨ－Ｈ’線による断面図である。
図１３は、図１０に示すＩ－Ｉ’線による断面図である。
図１４は、横軸にドレイン電圧をとり、縦軸にドレイン電流をとって、試験例に係る半導体装置の電気的特性を示すグラフである。
図１５は、第２の実施形態に係る半導体装置を示す上面図である。
図１６は、図１５の領域Ｊを示す一部拡大上面図である。
図１７は、図１６に示すＫ－Ｋ’線による断面図である。
図１８は、図１６に示すＬ－Ｌ’線による断面図である。
図１９は、図１６に示すＭ－Ｍ’線による断面図である。
図２０は、第３の実施形態に係る半導体装置を示す一部拡大上面図である。
図２１は、図２０に示すＮ－Ｎ’線による断面図である。
図２２は、図２０に示すＯ－Ｏ’線による断面図である。
図２３は、図２０に示すＰ－Ｐ’線による断面図である。
図２４は、第３の実施形態の比較例に係る半導体装置を示す一部拡大上面図である。
【発明を実施するための形態】
【０００９】
＜第１の実施形態＞
先ず、第１の実施形態について説明する。
図１（ａ）は本実施形態に係る半導体装置を示す上面図であり、図１（ｂ）はその下面図である。
図２は、図１（ａ）の領域Ａを示す一部拡大上面図である。
図３は、図２に示すＢ－Ｂ’線による断面図である。
図４は、図２に示すＣ－Ｃ’線による断面図である。
図５は、図２に示すＤ－Ｄ’線による断面図である。
図６は、図２に示すＥ－Ｅ’線による断面図である。
図７は、図２に示すＦ－Ｆ’線による断面図である。
【００１０】
本実施形態に係る半導体装置は、電力制御用の縦型半導体装置であり、例えば、ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor：金属酸化物半導体電界効果トランジスタ）である。なお、本実施形態に係る半導体装置は、ＩＧＢＴ（insulated gate bipolar transistor：絶縁ゲートバイポーラトランジスタ）であってもよい。本実施形態においては、ＭＯＳＦＥＴの例を説明する。
（【００１１】以降は省略されています）

関連特許