特許ウォッチ

公開番号2024125932
公報種別公開特許公報(A)
公開日2024-09-19
出願番号2023034076
出願日2023-03-06
発明の名称インダクタ内蔵基板
出願人イビデン株式会社
代理人弁理士法人銀座マロニエ特許事務所
主分類H05K 3/46 20060101AFI20240911BHJP(他に分類されない電気技術)
要約【課題】導体層下の絶縁層に無機フィラーなどの無機粒子が露出することを防止し、精度よく導体パッドが形成され、コア基板の仕様によることなく、ビルドアップ部に含まれる微細な配線のファイン化が実現されたインダクタ内蔵基板を提供すること。
【解決手段】コア基板貫通スルーホールと磁性体貫通スルーホールとを有するコア基板と、前記コア基板の上に形成され、無機粒子と絶縁性樹脂とを含む最上の絶縁層と、前記最上の絶縁層の上面に形成され、スパッタ膜からなるシード層と、当該シード層上に形成された電解めっき層からなる最上の導体層と、を備えたインダクタ内蔵基板であって、前記最上の絶縁層の上面は、前記絶縁性樹脂のみで形成されている。
【選択図】図1

特許請求の範囲【請求項１】
コア基板貫通スルーホールと磁性体貫通スルーホールとを有するコア基板と、
前記コア基板の上に形成され、無機粒子と絶縁性樹脂とを含む最上の絶縁層と、
前記最上の絶縁層の上面に形成され、スパッタ膜からなるシード層と、当該シード層上に形成された電解めっき層からなる最上の導体層と、を備えたインダクタ内蔵基板であって、
前記最上の絶縁層の上面は、前記絶縁性樹脂のみで形成されている。
続きを表示（約 260 文字）【請求項２】
請求項１に記載のインダクタ内蔵基板において、
さらに、前記最上の絶縁層を貫通するビアと、前記ビアに形成されるビア導体と、を有し、前記ビアの内壁面は、前記絶縁性樹脂と前記無機粒子で形成されている。
【請求項３】
請求項１または２のいずれかに記載のインダクタ内蔵基板において、
さらに、前記最上の絶縁層の下に形成され、無機粒子と絶縁性樹脂とを含む内層の絶縁層を有し、前記最上の絶縁層に含まれる無機粒子の平均粒径が前記内層の絶縁層に含まれる無機粒子の平均粒径より小さい。

発明の詳細な説明【技術分野】
【０００１】
本発明は、インダクタ内蔵基板に関する。
続きを表示（約 2,300 文字）【背景技術】
【０００２】
特許文献１は、インダクタンスの大きなインダクタ内蔵基板を開示する。特許文献１に開示されたインダクタ内蔵基板は、開口と第１貫通孔が形成されたコア基板と、前記開口内に充填され、第２貫通孔を有する磁性体樹脂と、前記第１貫通孔に形成された金属膜から成る第１スルーホール導体と、前記第２貫通孔に形成された金属膜から成る第２スルーホール導体とを有する。
【先行技術文献】
【特許文献】
【０００３】
特開２０２０－１７８００４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
特許文献１に記載されたインダクタ内蔵基板１０は、コア基板３０の第１面Ｆ上に上側のビルドアップ層４５０Ｆと、コア基板３０の第２面Ｓ上に下側のビルドアップ層４５０Ｓとを有する。さらに、インダクタ内蔵基板１０は、上側のビルドアップ層４５０Ｆ上に開口４７１Ｆを有するソルダーレジスト層４７０Ｆと、下側のビルドアップ層４５０Ｓ上に開口４７１Ｓを有するソルダーレジスト層４７０Ｓとを有する。上側のビルドアップ層４５０Ｆは、コア基板３０の第１面Ｆ上に形成されている絶縁層４５０Ａと当該絶縁層４５０Ａ上の導体層４５８Ａを有している。下側のビルドアップ層４５０Ｓは、コア基板３０の第２面Ｓ上に形成されている絶縁層４５０Ｂと当該絶縁層４５０Ｂ上の導体層４５８Ｂを有している。
【０００５】
しかしながら、特許文献１に記載されたインダクタ内蔵基板１０は、絶縁層が無機フィラーを含んでいる場合には、絶縁層４５０Ａ及び絶縁層４５０Ｂに含まれる無機フィラー粒子の周囲にシード層２４を構成する無電解めっきが析出する。このようなインダクタ内蔵基板は、無機フィラー粒子の周囲に析出した無電解めっきの存在によりマイクロショートを発生する。さらに、このようなインダクタ内蔵基板に存在する無機フィラー粒子の周囲に析出した無電解めっきを除去するために当該インダクタ内蔵基板をエッチングするためのエッチング量が増加する。
【０００６】
すなわち、特許文献１に記載されたインダクタ内蔵基板は、絶縁層に含まれる無機フィラー粒子が絶縁層の上面に露出していることにより、シード層が形成される絶縁層の表面は、粗面となっている。このため、特許文献１に記載されたインダクタ内蔵基板は、その絶縁層の表面にシード層をスパッタで形成すると、スパッタとその上に形成される電解銅めっきの結晶連続性を保持することができない。また、特許文献１に記載されたインダクタ内蔵基板は、シード層を形成する際のスパッタと絶縁層との密着力に欠けるという問題点を有する。そして、特許文献１に記載されたインダクタ内蔵基板は、精度良く導体パッドが形成されたものとなっていない。すなわち、特許文献１に記載されたインダクタ内蔵基板は、コア基板の仕様によって、ビルドアップ層に含まれる微細な配線のファイン化を実現することができない。
【０００７】
本発明は、このような技術的事情に鑑みなされたものであって、導体層下の絶縁層に無機フィラーなどの無機粒子が露出することを防止し、精度よく導体パッドが形成され、コア基板の仕様によることなく、ビルドアップ部に含まれる微細な配線のファイン化が実現されたインダクタ内蔵基板を提供することを目的としている。
【課題を解決するための手段】
【０００８】
本発明に係るインダクタ内蔵基板は、コア基板貫通スルーホールと磁性体貫通スルーホールとを有するコア基板と、前記コア基板の上に形成され、無機粒子と絶縁性樹脂とを含む最上の絶縁層と、前記最上の絶縁層の上面に形成され、スパッタ膜からなるシード層と、当該シード層上に形成された電解めっき層からなる最上の導体層と、を備えたインダクタ内蔵基板であって、前記最上の絶縁層の上面は、前記絶縁性樹脂のみで形成されている。
【発明の効果】
【０００９】
本発明によれば、ビルドアップ部に含まれる導体パッドを精度よく形成することによって、コア基板の仕様によることなく、配線のファイン化が実現されたインダクタ内蔵基板を提供することができる。
【図面の簡単な説明】
【００１０】
本発明に係るインダクタ内蔵基板を模式的に示す断面図である。
本発明に係るインダクタ内蔵基板を構成する基板部材を模式的に示す断面図である。
本発明に係るインダクタ内蔵基板における第３ビルドアップ部を製造するための一工程を説明するための図である。
本発明に係るインダクタ内蔵基板における第３ビルドアップ部を製造するための一工程を説明するための図である。
本発明に係るインダクタ内蔵基板における第３ビルドアップ部を製造するための一工程を説明するための図である。
本発明に係るインダクタ内蔵基板における第３ビルドアップ部を製造するための一工程を説明するための図である。
本発明に係るインダクタ内蔵基板における第３ビルドアップ部を製造するための一工程を説明するための図である。
本発明に係るインダクタ内蔵基板における第３ビルドアップ部を製造するための一工程を説明するための図である。
本発明に係るインダクタ内蔵基板における第３ビルドアップ部を製造するための一工程を説明するための図である。
本発明に係るインダクタ内蔵基板における第３ビルドアップ部を製造するための一工程を説明するための図である。
【発明を実施するための形態】
（【００１１】以降は省略されています）

関連特許