特許ウォッチ

公開番号2024123698
公報種別公開特許公報(A)
公開日2024-09-12
出願番号2023031319
出願日2023-03-01
発明の名称半導体装置
出願人株式会社東芝,東芝デバイス&ストレージ株式会社
代理人弁理士法人iX
主分類H01L 25/07 20060101AFI20240905BHJP(基本的電気素子)
要約【課題】寄生インダクタンスを低減することができる半導体装置の提供。
【解決手段】半導体装置は、第1導電部材と、第2導電部材と、配線部材と、複数の半導体チップと、複数の端子とを備える。半導体チップは、半導体層と、第1電極と、第1ゲートパッドと、第2ゲートパッドと、半導体層と第2導電部材との間に位置し、第2導電部材と電気的に接続された第2電極とを有する。複数の端子は、配線部材を介して第1ゲートパッドと電気的に接続された第1ゲート端子と、配線部材を介して第2ゲートパッドと電気的に接続された第2ゲート端子と、配線部材を介して第1導電部材と電気的に接続されたセンス端子とを有する。第1導電部材から第2導電部材への第1方向に垂直な平面視において、センス端子は、第1ゲート端子と第2ゲート端子との間に位置する。
【選択図】図1
特許請求の範囲【請求項１】
第１導電部材と、
第２導電部材と、
前記第１導電部材と前記第２導電部材との間に位置する配線部材と、
前記第１導電部材から前記第２導電部材への第１方向において、前記第２導電部材と前記配線部材との間に位置する複数の半導体チップと、
前記第１方向と交差した方向において、前記配線部材から延びる複数の端子と、
を備え、
前記半導体チップは、
半導体層と、
前記第１導電部材と前記半導体層との間に位置し、前記第１導電部材と電気的に接続された第１電極と、
前記第１導電部材と前記半導体層との間に位置する第１ゲートパッドと、
前記第１導電部材と前記半導体層との間に位置する第２ゲートパッドと、
前記半導体層と前記第２導電部材との間に位置し、前記第２導電部材と電気的に接続された第２電極と、
を有し、
前記複数の端子は、
前記配線部材を介して、前記第１ゲートパッドと電気的に接続された第１ゲート端子と、
前記配線部材を介して、前記第２ゲートパッドと電気的に接続された第２ゲート端子と、
前記配線部材を介して、前記第１導電部材と電気的に接続されたセンス端子と、
を有し、
前記第１方向に垂直な平面視において、前記センス端子は、前記第１ゲート端子と前記第２ゲート端子との間に位置する半導体装置。
続きを表示（約 1,600 文字）【請求項２】
前記配線部材は、
前記第１ゲート端子と電気的に接続された第１配線層と、
前記第２ゲート端子と電気的に接続された第２配線層と、
前記センス端子と電気的に接続された第３配線層と、
を有する請求項１に記載の半導体装置。
【請求項３】
前記第１方向において、前記第３配線層は、前記第１配線層と前記第２配線層との間に位置する請求項２に記載の半導体装置。
【請求項４】
第１導電部材と、
第２導電部材と、
前記第１導電部材と前記第２導電部材との間に位置する配線部材と、
前記第１導電部材から前記第２導電部材への第１方向において、前記第２導電部材と前記配線部材との間に位置する複数の半導体チップと、
前記第１方向と交差した方向において、前記配線部材から延びる複数の端子と、
を備え、
前記半導体チップは、
半導体層と、
前記第１導電部材と前記半導体層との間に位置し、前記第１導電部材と電気的に接続された第１電極と、
前記第１導電部材と前記半導体層との間に位置する第１ゲートパッドと、
前記第１導電部材と前記半導体層との間に位置する第２ゲートパッドと、
前記半導体層と前記第２導電部材との間に位置し、前記第２導電部材と電気的に接続された第２電極と、
を有し、
前記複数の端子は、
前記配線部材を介して、前記第１ゲートパッドと電気的に接続された第１ゲート端子と、
前記配線部材を介して、前記第２ゲートパッドと電気的に接続された第２ゲート端子と、
前記配線部材を介して、前記第１導電部材と電気的に接続された第１センス端子と、
前記配線部材を介して、前記第１導電部材と電気的に接続された第２センス端子と、
を有し、
前記第１方向に垂直な平面視において、前記第１センス端子は前記第１ゲート端子の隣に位置し、前記第２センス端子は前記第２ゲート端子の隣に位置する半導体装置。
【請求項５】
前記平面視において、前記第１センス端子及び前記第２センス端子は、前記第１ゲート端子と前記第２ゲート端子との間に位置する請求項４に記載の半導体装置。
【請求項６】
前記平面視において、前記第１ゲート端子と前記第１センス端子との間において前記第１ゲート端子と前記第１センス端子とから等距離の位置を通る直線を第１仮想線とし、前記第２ゲート端子と前記第２センス端子との間において前記第２ゲート端子と前記第２センス端子とから等距離の位置を通る直線を第２仮想線とすると、
前記第１仮想線と前記第２仮想線とがなす角度は、４５°以上１３５°以下である請求項４または５に記載の半導体装置。
【請求項７】
前記配線部材は、
前記第１ゲート端子と電気的に接続された第１配線層と、
前記第２ゲート端子電気的に接続された第２配線層と、
前記第１センス端子及び前記第２センス端子と電気的に接続された第３配線層と、
を有する請求項４または５に記載の半導体装置。
【請求項８】
前記第１方向において、前記第３配線層は、前記第１配線層と前記第２配線層との間に位置する請求項７に記載の半導体装置。
【請求項９】
前記第１ゲート端子と前記センス端子との間の距離と、前記第２ゲート端子と前記センス端子との間の距離との差は、０ｍｍ以上１５ｍｍ以下である請求項１に記載の半導体装置。
【請求項１０】
前記第１ゲート端子と前記第１センス端子との間の距離と、前記第２ゲート端子と前記第２センス端子との間の距離との差は、０ｍｍ以上１５ｍｍ以下である請求項４または５に記載の半導体装置。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本発明の実施形態は、半導体装置に関する。
続きを表示（約 1,900 文字）【背景技術】
【０００２】
高耐圧、大電流を制御するパワー半導体素子としてＩＧＢＴ（Insulated Gate Bipolar Transistor）が広く用いられている。スイッチング素子として用いられるＩＧＢＴには、オン電圧が低く、スイッチング損失が低いことが望まれる。オン電圧を低く保ちつつ、ターンオフ損失を下げる手法としてゲート電極を２系統に分けて形成し、一方のゲート電極を先にオフするダブルゲート構造が提案されている。
【先行技術文献】
【特許文献】
【０００３】
特開２００２－２２２９１６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明の実施形態は、寄生インダクタンスを低減することができる半導体装置の提供を目的とする。
【課題を解決するための手段】
【０００５】
本発明の実施形態によれば、半導体装置は、第１導電部材と、第２導電部材と、前記第１導電部材と前記第２導電部材との間に位置する配線部材と、前記第１導電部材から前記第２導電部材への第１方向において、前記第２導電部材と前記配線部材との間に位置する複数の半導体チップと、前記第１方向と交差した方向において、前記配線部材から延びる複数の端子と、を備え、前記半導体チップは、半導体層と、前記第１導電部材と前記半導体層との間に位置し、前記第１導電部材と電気的に接続された第１電極と、前記第１導電部材と前記半導体層との間に位置する第１ゲートパッドと、前記第１導電部材と前記半導体層との間に位置する第２ゲートパッドと、前記半導体層と前記第２導電部材との間に位置し、前記第２導電部材と電気的に接続された第２電極と、を有し、前記複数の端子は、前記配線部材を介して、前記第１ゲートパッドと電気的に接続された第１ゲート端子と、前記配線部材を介して、前記第２ゲートパッドと電気的に接続された第２ゲート端子と、前記配線部材を介して、前記第１導電部材と電気的に接続されたセンス端子と、を有し、前記第１方向に垂直な平面視において、前記センス端子は、前記第１ゲート端子と前記第２ゲート端子との間に位置する。
【図面の簡単な説明】
【０００６】
第１実施形態の半導体装置の模式平面図である。
図１におけるＡ－Ａ断面図である。
図１におけるＢ－Ｂ断面図である。
第１実施形態の半導体装置の模式断面図である。
第１実施形態の半導体装置の模式断面図である。
第１実施形態の半導体装置の模式断面図である。
実施形態の半導体チップの模式断面図である。
第１実施形態の半導体装置の等価回路図である。
第２実施形態の半導体装置の模式平面図である。
第２実施形態の半導体装置の模式断面図である。
第２実施形態の半導体装置の模式断面図である。
第３実施形態の半導体装置の模式平面図である。
【発明を実施するための形態】
【０００７】
以下に、各実施形態について図面を参照しつつ説明する。
図面は模式的または概念的なものであり、各部分の厚さと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
また、同一または同様の要素には、同じ符号を付している。
【０００８】
［第１実施形態］
図２及び図３に示すように、第１実施形態の半導体装置１００は、第１導電部材６１と、第２導電部材６２と、配線部材２０と、複数の半導体チップ１５とを備える。
【０００９】
第１導電部材６１から第２導電部材６２への方向を第１方向Ｄ１とする。図２及び図３は、第１方向Ｄ１に平行な断面を表す。図２は、後述する第１ゲートパッド１５ａ及び第２ゲートパッド１５ｂが位置する部分の断面（図１におけるＡ－Ａ断面）を表す。図３は、第１導電部材６１の後述する第１凸部６１ｐが位置する部分の断面（図１におけるＢ－Ｂ断面）を表す。第１ゲートパッド１５ａ及び第２ゲートパッド１５ｂは、例えば、半導体チップ１５の対角位置に位置する。
【００１０】
配線部材２０は、第１方向Ｄ１において、第１導電部材６１と第２導電部材６２との間に位置する。
（【００１１】以降は省略されています）

関連特許