TOP
|
特許
|
意匠
|
商標
特許ウォッチ
Twitter
他の特許を見る
公開番号
2024123674
公報種別
公開特許公報(A)
公開日
2024-09-12
出願番号
2023031284
出願日
2023-03-01
発明の名称
シリアライズ装置、シリアライズ方法及びプログラム
出願人
日本電信電話株式会社
代理人
弁理士法人ITOH
,
個人
,
個人
,
個人
主分類
H03M
13/47 20060101AFI20240905BHJP(基本電子回路)
要約
【課題】二次元的な量子ビットのシリアライズを最適化する技術を提供すること。
【解決手段】本開示の一態様によるシリアライズ装置は、二次元的に配置されている論理量子ビットの配置数nを入力する入力部と、前記論理量子ビットを一次元的に並べるときの並べ方s
i
を基準として、前記並べ方s
i
に微小な変化を加えたm個の並べ方候補t
i,j
のリスト(t
i,1
,・・・,t
i,m
)を作成する候補リスト作成部と、前記並べ方s
i
に対して確率的にバーストエラーを発生させたときに誤り訂正に成功する平均確率f(s
i
)と、前記並べ方候補t
i,j
の各々に対して確率的にバーストエラーを発生させたときに誤り訂正に成功する平均確率f(t
i,j
)とをそれぞれ計算する確率計算部と、f(t
i,j
)>f(s
i
)となる並べ方候補t
i,j
が存在する場合、並べ方s
i
を並べ方候補t
i,j
に更新する更新部と、前記並べ方s
i
により前記論理量子ビットの配置を一次元的に並べ替える並べ替え部と、を有する。
【選択図】図4
特許請求の範囲
【請求項1】
二次元的に配置されている論理量子ビットの配置数nを入力する入力部と、
前記論理量子ビットを一次元的に並べるときの並べ方s
i
を基準として、前記並べ方s
i
に微小な変化を加えたm個の並べ方候補t
i,j
のリスト(t
i,1
,・・・,t
i,m
)を作成する候補リスト作成部と、
前記並べ方s
i
に対して確率的にバーストエラーを発生させたときに誤り訂正に成功する平均確率f(s
i
)と、前記並べ方候補t
i,j
の各々に対して確率的にバーストエラーを発生させたときに誤り訂正に成功する平均確率f(t
i,j
)とをそれぞれ計算する確率計算部と、
f(t
i,j
)>f(s
i
)となる並べ方候補t
i,j
が存在する場合、並べ方s
i
を並べ方候補t
i,j
に更新する更新部と、
前記並べ方s
i
により前記論理量子ビットの配置を一次元的に並べ替える並べ替え部と、
を有するシリアライズ装置。
続きを表示(約 1,600 文字)
【請求項2】
f(t
i,j
)>f(s
i
)となる並べ方候補t
i,j
が存在しなくなるまで、初期値として0を取るiに対して1ずつ加算させながら、前記候補リスト作成部による前記リスト(t
i,1
,・・・,t
i,m
)の作成と、前記確率計算部による前記平均確率f(s
i
)及び前記f(t
i,j
)の計算と、前記更新部による前記並べ方s
i
の更新とを繰り返す、請求項1に記載のシリアライズ装置。
【請求項3】
前記並べ方s
0
をランダムな並べ方に初期化する初期化部を更に有する請求項2に記載のシリアライズ装置。
【請求項4】
前記候補リスト作成部は、
2-opt法により、前記並べ方s
i
からm=n(n-1)/2個の並べ方候補t
i,j
のリスト(t
i,1
,・・・,t
i,m
)を作成する、請求項1乃至3の何れか一項に記載のシリアライズ装置。
【請求項5】
二次元的に配置されている論理量子ビットの配置数nを入力する入力手順と、
前記論理量子ビットを一次元的に並べるときの並べ方s
i
を基準として、前記並べ方s
i
に微小な変化を加えたm個の並べ方候補t
i,j
のリスト(t
i,1
,・・・,t
i,m
)を作成する候補リスト作成手順と、
前記並べ方s
i
に対して確率的にバーストエラーを発生させたときに誤り訂正に成功する平均確率f(s
i
)と、前記並べ方候補t
i,j
の各々に対して確率的にバーストエラーを発生させたときに誤り訂正に成功する平均確率f(t
i,j
)とをそれぞれ計算する確率計算手順と、
f(t
i,j
)>f(s
i
)となる並べ方候補t
i,j
が存在する場合、並べ方s
i
を並べ方候補t
i,j
に更新する更新手順と、
前記並べ方s
i
により前記論理量子ビットの配置を一次元的に並べ替える並べ替え手順と、
をコンピュータが実行するシリアライズ方法。
【請求項6】
二次元的に配置されている論理量子ビットの配置数nを入力する入力手順と、
前記論理量子ビットを一次元的に並べるときの並べ方s
i
を基準として、前記並べ方s
i
に微小な変化を加えたm個の並べ方候補t
i,j
のリスト(t
i,1
,・・・,t
i,m
)を作成する候補リスト作成手順と、
前記並べ方s
i
に対して確率的にバーストエラーを発生させたときに誤り訂正に成功する平均確率f(s
i
)と、前記並べ方候補t
i,j
の各々に対して確率的にバーストエラーを発生させたときに誤り訂正に成功する平均確率f(t
i,j
)とをそれぞれ計算する確率計算手順と、
f(t
i,j
)>f(s
i
)となる並べ方候補t
i,j
が存在する場合、並べ方s
i
を並べ方候補t
i,j
に更新する更新手順と、
前記並べ方s
i
により前記論理量子ビットの配置を一次元的に並べ替える並べ替え手順と、
をコンピュータに実行させるプログラム。
発明の詳細な説明
【技術分野】
【0001】
本開示は、シリアライズ装置、シリアライズ方法及びプログラムに関する。
続きを表示(約 1,900 文字)
【背景技術】
【0002】
量子コンピュータは量子ビットと呼ばれる素子で構成されるが、量子ビットにはエラーが生じやすいため、量子コンピュータの計算を進めていくためにはそのエラーを訂正する必要がある。一方で、量子ビットはその性質により、直接観測してエラーの有無を調べることはできない。このため、異なる役割を持つ複数の物理量子ビットを符号化して1つの論理量子ビットを構成する量子誤り訂正符号という仕組みが提案されている。代表的な量子誤り訂正符号の1つとして、二次元のグリッド状に並んだデータ量子ビットと観測用の補助量子ビットとで構成される表面符号が知られている(非特許文献1)。
【0003】
一方で、今後、量子計算機が拡大していくにつれ、計算機の計算は複数のノードが相互に通信して計算を行う形態に移行していくものと予想される。このとき、各ノードは量子ビットを表面符号で符号化された形で保持するため、表面符号で符号された論理量子ビットを或るノードから別のノードに転送する必要がある。このため、表面符号に含まれている情報を光等の通信可能な媒体の量子ビットに変換し、一次元的な列に並べて送信する必要がある。以下、二次元の配列を一次元的に並べ直す手続きのことを「シリアライズ」と呼ぶ。
【先行技術文献】
【非特許文献】
【0004】
Fowler, Austin G., et al. "Surface codes: Towards practical large-scale quantum computation.", Physical Review A 86.3 (2012): 032324.
【発明の概要】
【発明が解決しようとする課題】
【0005】
しかしながら、二次元的な量子ビットをどのようにシリアライズするかによって誤り訂正の性能に影響を生じる場合がある。例えば、一次元的に並べ直した量子ビットに対して時間的に連続したエラー(以下、バーストエラーともいう。)が発生した場合には、どのようにシリアライズされたかによって誤り訂正の性能に影響が生じる。
【0006】
本開示は、上記の点に鑑みてなされたもので、二次元的な量子ビットのシリアライズを最適化する技術を提供する。
【課題を解決するための手段】
【0007】
本開示の一態様によるシリアライズ装置は、二次元的に配置されている論理量子ビットの配置数nを入力する入力部と、前記論理量子ビットを一次元的に並べるときの並べ方s
i
を基準として、前記並べ方s
i
に微小な変化を加えたm個の並べ方候補t
i,j
のリスト(t
i,1
,・・・,t
i,m
)を作成する候補リスト作成部と、前記並べ方s
i
に対して確率的にバーストエラーを発生させたときに誤り訂正に成功する平均確率f(s
i
)と、前記並べ方候補t
i,j
の各々に対して確率的にバーストエラーを発生させたときに誤り訂正に成功する平均確率f(t
i,j
)とをそれぞれ計算する確率計算部と、f(t
i,j
)>f(s
i
)となる並べ方候補t
i,j
が存在する場合、並べ方s
i
を並べ方候補t
i,j
に更新する更新部と、前記並べ方s
i
により前記論理量子ビットの配置を一次元的に並べ替える並べ替え部と、を有する。
【発明の効果】
【0008】
二次元的な量子ビットのシリアライズを最適化する技術が提供される。
【図面の簡単な説明】
【0009】
本実施形態に係る誤り耐性量子計算システムの全体構成例を示す図である。
本実施形態に係る誤り耐性量子計算ノードの構成例を示す図である。
本実施形態に係る制御装置のハードウェア構成例を示す図である。
本実施形態に係る制御装置の制御構成例を示す図である。
本実施形態に係るシリアライズ方法決定処理の一例を示すフローチャートである。
【発明を実施するための形態】
【0010】
以下、本発明の一実施形態について説明する。
(【0011】以降は省略されています)
この特許をJ-PlatPatで参照する
関連特許
太陽誘電株式会社
電子部品
1か月前
日本電波工業株式会社
水晶発振器
8日前
エイブリック株式会社
半導体装置
1か月前
日本電波工業株式会社
圧電発振器
1か月前
日本電波工業株式会社
発振器
1か月前
日本電波工業株式会社
圧電デバイス
2か月前
ローム株式会社
オペアンプ回路
1か月前
TDK株式会社
電子部品
1か月前
株式会社大真空
圧電振動デバイス
1か月前
日東電工株式会社
BAWフィルタ
1か月前
株式会社村田製作所
高周波増幅回路
1か月前
ローム株式会社
モータドライバ回路
1か月前
ローム株式会社
モータドライバ回路
1か月前
株式会社村田製作所
マルチプレクサ
29日前
株式会社村田製作所
高周波モジュール
20日前
株式会社村田製作所
高周波モジュール
20日前
株式会社村田製作所
高周波モジュール
20日前
株式会社デンソー
スイッチ回路
1か月前
株式会社NTTドコモ
歪補償回路
1か月前
三菱電機株式会社
周波数変換回路
20日前
セイコーエプソン株式会社
発振器
20日前
セイコーエプソン株式会社
発振器
8日前
太陽誘電株式会社
電子部品およびその製造方法
1か月前
株式会社ベックス
移相回路
6日前
住友電気工業株式会社
アウトフェージング増幅器
1か月前
ミツミ電機株式会社
ハイブリッド型ADC
1か月前
ローム株式会社
発振回路、半導体集積回路
1か月前
ローム株式会社
発振回路、半導体集積回路
1か月前
ローム株式会社
発振回路
1か月前
ローム株式会社
逐次比較型A/Dコンバータ
1か月前
ローム株式会社
逐次比較型A/Dコンバータ
1か月前
株式会社三社電機製作所
ゲートドライブ回路
6日前
ローム株式会社
逐次比較型A/Dコンバータ
1か月前
ローム株式会社
オシレータ
2か月前
三安ジャパンテクノロジー株式会社
弾性波デバイス
7日前
オムロン株式会社
センサ及び検出方法
1か月前
続きを見る
他の特許を見る