特許ウォッチ

公開番号2024086808
公報種別公開特許公報(A)
公開日2024-06-28
出願番号2024061918,2023020413
出願日2024-04-08,2017-01-30
発明の名称遊技機
出願人株式会社三洋物産
代理人個人
主分類A63F 5/04 20060101AFI20240621BHJP(スポーツ;ゲーム;娯楽)
要約【課題】抽選に際しての数値情報の取得を好適に行うことが可能な遊技機を提供する。
【解決手段】主側MPU142は制御IC148とハード乱数回路146とを備えている。ハード乱数回路146は、スタートレバーの状態を検知するスタート検出センサ41aから出力されている検知信号SG1がLOW状態からHI状態に切り換わったことに基づいてラッチ済みステータス113に「1」を設定するコントロール側CPU142を備えている。制御IC148は、検知信号SG1がHI状態となっているとともに、ラッチ済みステータス113に「1」が設定されている状態となっている場合に、当該制御IC148の入力端子TA3に入力されている数値情報を乱数として取得し、当該乱数を利用して役の抽選処理を実行する。
【選択図】図32
特許請求の範囲【請求項１】
数値情報を更新する数値更新手段と、
第１契機が発生したことに基づいて、前記数値更新手段により更新された数値情報を取得記憶手段に記憶させる記憶実行手段と、
第２契機が発生したことに基づいて、前記取得記憶手段に記憶されている数値情報を利用した特別処理を実行する制御手段と、
を備えていることを特徴とする遊技機。

発明の詳細な説明【技術分野】
【０００１】
本発明は、遊技機に関するものである。
続きを表示（約 4,200 文字）【背景技術】
【０００２】
遊技機の一種として、パチンコ機やスロットマシン等が知られている。これらの遊技機では、制御装置において各種制御が実行されることで、遊技の進行が制御される。また、制御装置における各種制御の実行に際しては、数値情報が利用される。
【０００３】
例えば、所定の抽選条件が成立したことに基づいて内部抽選が行われ、当該内部抽選の結果に応じて遊技者に特典が付与される構成が知られている。この内部抽選においては、所定の抽選条件が成立した際に、抽選用の数値情報を更新する更新手段から数値情報が取得され、その取得された数値情報が当選情報に対応しているか否かの判定が行われる（例えば特許文献１参照）。また、所定の取得条件が成立したことに基づいて数値情報が取得され、その数値情報を利用して行われる内部抽選の結果に基づいて特定の演出や報知が行われる構成も知られている。
【先行技術文献】
【特許文献】
【０００４】
特開２００９－２６１４１５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ここで、上記例示等のような遊技機においては抽選に際しての数値情報の取得が好適に行われる必要があり、この点について未だ改良の余地がある。
【０００６】
本発明は、上記例示した事情等に鑑みてなされたものであり、抽選に際しての数値情報の取得を好適に行うことが可能な遊技機を提供することを目的とするものである。
【課題を解決するための手段】
【０００７】
上記課題を解決すべく請求項１記載の発明は、数値情報を更新する数値更新手段と、
第１契機が発生したことに基づいて、前記数値更新手段により更新された数値情報を取得記憶手段に記憶させる記憶実行手段と、
第２契機が発生したことに基づいて、前記取得記憶手段に記憶されている数値情報を利用した特別処理を実行する制御手段と、
を備えていることを特徴とする。
【発明の効果】
【０００８】
本発明によれば、抽選に際しての数値情報の取得を好適に行うことが可能となる。
【図面の簡単な説明】
【０００９】
第１の実施形態におけるスロットマシンの正面図である。
各リールの図柄配列を示す図である。
表示窓部から視認可能となる図柄と組合せラインとの関係を示す説明図である。
入賞態様と付与される特典との関係を示す説明図である。
スロットマシンの電気的構成を示すブロック図である。
ハード乱数回路を説明するためのブロック図である。
制御ＩＣにて実行されるメイン処理を示すフローチャートである。
制御ＩＣにて実行されるタイマ割込み処理を示すフローチャートである。
制御ＩＣにて実行される開始指令設定処理を示すフローチャートである。
制御ＩＣにて実行される通常処理を示すフローチャートである。
制御ＩＣにて実行される抽選処理を示すフローチャートである。
通常モード用抽選テーブルの一例を示す図である。
通常モード用抽選テーブルが選択された場合におけるリールの停止順序と成立する入賞態様との関係を説明するための説明図である。
第１ＲＴモード用抽選テーブルの一例を示す図である。
第１ＲＴモード用抽選テーブルが選択された場合におけるリールの停止順序と成立する入賞態様との関係を説明するための説明図である。
第２ＲＴモード用抽選テーブルの一例を示す図である。
第２ＲＴモード用抽選テーブルが選択された場合におけるリールの停止順序と成立する入賞態様との関係を説明するための説明図である。
制御ＩＣにて実行される遊技終了時の対応処理を示すフローチャートである。
コントロール回路にて実行される管理動作を示すフローチャートである。
比較対象の第１スロットマシンの制御ＩＣが乱数を取得するタイミングを示すタイムチャートである。
比較対象の第２スロットマシンの制御ＩＣが乱数を取得するタイミングを示すタイムチャートである。
ラッチ済みステータスを備えているスロットマシンの制御ＩＣが乱数を取得するタイミングを示すタイムチャートである。
コントロール側ＣＰＵにノイズが混入した場合にはラッチ済みステータスを備えているスロットマシンの制御ＩＣが乱数を取得しないことを示すタイムチャートである。
第２の実施形態における主制御基板の構成を示すブロック図である。
制御ＩＣにて実行される開始指令設定処理を示すフローチャートである。
制御ＩＣにて実行されるエラー対応処理を示すフローチャートである。
コントロール側ＣＰＵにて実行される管理動作を示すフローチャートである。
制御ＩＣにて実行される乱数取得処理を示すフローチャートである。
確認指令フラグを備えたスロットマシンの制御ＩＣが乱数を取得するタイミングを示すタイムチャートである。
確認指令フラグを備えたスロットマシンの制御ＩＣが異常信号を送信するタイミングを示すタイムチャートである。
（ａ）第２の実施形態の別形態における制御ＩＣと乱数カウンタとの接続態様を示すブロック図であり、（ｂ）制御ＩＣにて実行される乱数取得処理を示すフローチャートである。
第３の実施形態における主制御基板の構成を示すブロック図である。
制御ＩＣにて実行される開始指令設定処理を示すフローチャートである。
制御ＩＣにて実行される通常処理を示すフローチャートである。
コントロール側ＣＰＵにて実行される管理動作を示すフローチャートである。
開始可能信号を利用するスロットマシンの制御ＩＣが乱数を取得するタイミングを示すタイムチャートである。
異常報知処理が実行されるタイミングを示すタイムチャートである。
第４の実施形態における入賞態様と付与される特典との関係を示す説明図である。
主制御基板の電気的構成を説明するためのブロック図である。
第１管理回路及び第２管理回路がラッチ信号を送信するタイミングを示すタイムチャートである。
制御ＩＣにて実行される開始指令設定処理を示すフローチャートである。
制御ＩＣにて実行される通常処理を示すフローチャートである。
制御ＩＣにて実行される抽選処理を示すフローチャートである。
通常モード用抽選テーブルの一例を示す図である。
通常モード用抽選テーブルが選択された場合におけるリールの停止順序と成立する入賞態様との関係を説明するための説明図である。
制御ＩＣにて実行される遊技終了時の対応処理を示すフローチャートである。
遊技状態の移行態様を説明するための説明図である。
制御ＩＣにて実行されるＡＴ状態管理処理を示すフローチャートである。
制御ＩＣにて実行されるＢＢ用処理を示すフローチャートである。
サブ側ＭＰＵにて実行される停止順報知制御処理を示すフローチャートである。
制御ＩＣが第１乱数を取得するタイミング及び第２乱数を取得するタイミングを示すタイムチャートである。
第４の実施形態の別形態における抽選用乱数を説明するための説明図である。
（ａ）～（ｃ）第５の実施形態における抽選用乱数を説明するための説明図である。
制御ＩＣにて実行される通常処理を示すフローチャートである。
制御ＩＣにて実行される抽選処理を示すフローチャートである。
（ａ）通常モード用抽選テーブルの一例を示す図であり、（ｂ）各乱数群に設定されている数値情報の一部を示すテーブルである。
制御ＩＣにて実行されるＡＴ状態管理処理を示すフローチャートである。
（ａ）制御ＩＣにて実行される上乗せ抽選処理を示すフローチャートであり、（ｂ）制御ＩＣにて実行される継続抽選処理を示すフローチャートである。
制御ＩＣにて実行されるＢＢ用処理を示すフローチャートである。
第６の実施形態におけるハード乱数回路の構成を説明するためのブロック図である。
第７の実施形態におけるハード乱数回路の構成を説明するためのブロック図である。
コントロール側ＣＰＵにおける管理動作を説明するためのフローチャートである。
制御ＩＣにおけるＡＴ状態管理処理を説明するためのフローチャートである。
第８の実施形態におけるパチンコ機の遊技盤の構成を示す正面図である。
作動口用回収通路及び作動口入賞検知センサを説明するための作動口用回収通路の縦断面図である。
ハード乱数回路の電気的構成を説明するためのブロック図である。
当否抽選などに用いられる各種カウンタの内容を説明するための説明図である。
制御ＩＣにおけるタイマ割込み処理を示すフローチャートである。
制御ＩＣにおける特図特電制御処理を示すフローチャートである。
（ａ）ＲＡＭの構成を示すブロック図であり、（ｂ）制御ＩＣにおける保留情報の取得処理を示すフローチャートである。
制御ＩＣにおける乱数取得処理を示すフローチャートである。
制御ＩＣにおけるエラー対応処理を示すフローチャートである。
制御ＩＣが大当たり乱数を取得するタイミングを示すタイムチャートである。
制御ＩＣがラッチ指示信号を送信するタイミングを示すタイムチャートである。
【発明を実施するための形態】
【００１０】
＜第１の実施形態＞
以下、遊技機の一種であるスロットマシンに本発明を適用した場合の第１の実施形態を、図面に基づいて詳細に説明する。図１はスロットマシン１０の正面図である。
（【００１１】以降は省略されています）

関連特許