特許ウォッチ

公開番号2024086307
公報種別公開特許公報(A)
公開日2024-06-27
出願番号2022201371
出願日2022-12-16
発明の名称電源遮断保護回路、電源遮断保護コントローラ、データ記憶装置
出願人ローム株式会社
代理人個人,個人
主分類H02M 3/155 20060101AFI20240620BHJP(電力の発電,変換,配電)
要約【課題】消費電力を削減する。
【解決手段】電子ヒューズ回路120は、入力ライン102と出力ライン106の間に設けられ、オン状態とオフ状態が電気的に切りかえ可能である。スイッチング電源110は、昇圧モードと降圧モードが切りかえ可能であり、昇圧モードにおいて、出力ライン106のバス電圧V_BUSを昇圧してバックアップキャパシタ108を充電するとともに、降圧モードにおいて、バックアップキャパシタ108の電圧V_STRを降圧し、出力ライン106に供給する。バイパススイッチSW1は、バックアップキャパシタ108と出力ライン106の間に接続される。
【選択図】図2
特許請求の範囲【請求項１】
入力電圧を受けるべき入力ラインと、
負荷と接続されるべき出力ラインと、
バックアップキャパシタと、
前記入力ラインと前記出力ラインの間に設けられ、オン状態とオフ状態が電気的に切りかえ可能である電子ヒューズ回路と、
昇圧モードと降圧モードが切りかえ可能であり、前記昇圧モードにおいて、前記出力ラインのバス電圧を昇圧して前記バックアップキャパシタを充電するとともに、前記降圧モードにおいて、前記バックアップキャパシタの電圧を降圧し、前記出力ラインに供給するスイッチング電源と、
前記バックアップキャパシタと前記出力ラインの間に接続されたバイパススイッチと、
を備える、電源遮断保護回路。
続きを表示（約 1,000 文字）【請求項２】
一端が前記出力ラインと接続され、他端が前記スイッチング電源の入力ノードと接続されたブロッキングスイッチをさらに備える、請求項１に記載の電源遮断保護回路。
【請求項３】
前記バイパススイッチの第１端は、前記バックアップキャパシタと接続され、前記バイパススイッチの第２端は、前記スイッチング電源の入力ノードと接続される、請求項２に記載の電源遮断保護回路。
【請求項４】
前記バイパススイッチの第１端は、前記バックアップキャパシタと接続され、前記バイパススイッチの第２端は、前記出力ラインと接続される、請求項２に記載の電源遮断保護回路。
【請求項５】
前記入力電圧の喪失状態において、前記バックアップキャパシタの電圧が、前記負荷に供給すべき電圧レベルより低いときに、前記バイパススイッチがオン状態であり、前記スイッチング電源のハイサイドトランジスタはオフ状態である、請求項１から４のいずれかに記載の電源遮断保護回路。
【請求項６】
前記入力電圧の喪失状態において、前記バックアップキャパシタの電圧が、前記負荷に供給すべき電圧レベルより低いときに、前記バイパススイッチがオン状態であり、前記スイッチング電源のハイサイドトランジスタはオン状態である、請求項１から４のいずれかに記載の電源遮断保護回路。
【請求項７】
前記スイッチング電源は、前記昇圧モードと前記降圧モードとで、電力伝送の方向が反転可能な昇圧／降圧双方向ＤＣ／ＤＣコンバータを含む、請求項１から４のいずれかに記載の電源遮断保護回路。
【請求項８】
前記スイッチング電源は、
前記昇圧モードにおいてアクティブとなり、前記出力ラインと接続される入力ノードと、前記バックアップキャパシタと接続される出力ノードを有する昇圧コンバータと、
少なくとも前記降圧モードにおいてアクティブとなり、前記出力ラインと接続される入力ノードと、前記バックアップキャパシタと接続される出力ノードを有する降圧コンバータと、
を含む、請求項１から４のいずれかに記載の電源遮断保護回路。
【請求項９】
前記負荷は、ＳＳＤ（Solid State Drive）である、請求項１から４のいずれかに記載の電源遮断保護回路。
【請求項１０】
請求項１から４のいずれかに記載の電源遮断保護回路を備える、データ記憶装置。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本開示は、電源遮断保護回路に関する。
続きを表示（約 2,000 文字）【背景技術】
【０００２】
電子部品には、安定した電源電圧の供給が欠かせない。ソリッドステートドライブやハードディスクなどの記憶装置は、電源電圧が瞬断されると、記憶中のデータの破壊、消失のおそれがある。入力電圧が遮断された後も、負荷がデータ待避などの必要な保護処理を実行する期間、電源電圧を維持することが求められる。このような機能は、電源遮断保護、ＰＬＰ（Power Loss Protection）、ＰＬＩ（Power Loss Imminent）、ＰＦＰ（Power Failure Protection）などと称される。
【０００３】
図１は、ＰＬＰ機能を備えるシステムのブロック図である。システム２は、主電源１０、負荷２０および電源遮断保護回路３０を備える。主電源１０は、１２Ｖ程度の入力電圧Ｖ
ＩＮ
を生成する。負荷２０は、ＰＭＩＣ（電源管理回路）２２および複数の電子部品２４＿１～２４＿ｎを含む。ＰＭＩＣ２２は、１２Ｖの電源電圧Ｖ
ＤＤ
を受け、それを昇圧あるいは降圧し、電子部品２４＿１～２４＿ｎに供給する。
【０００４】
電源遮断保護回路３０は、主電源１０と負荷２０の間に設けられる。電源遮断保護回路３０は、スイッチ３２、バックアップキャパシタ（ストレージキャパシタともいう）３４、昇圧／降圧双方向ＤＣ／ＤＣコンバータ３６を備える。
【０００５】
スイッチ３２は、電子ヒューズとも称され、主電源１０と負荷２０を結ぶ電源ライン３８上に設けられる。有効な入力電圧Ｖ
ＩＮ
が供給される間、スイッチ３２はオンとなり、入力電圧Ｖ
ＩＮ
が電源電圧Ｖ
ＤＤ
として負荷２０に供給される。ＤＣ／ＤＣコンバータ３６の入力端子ＩＮは、電源ライン３８と接続され、出力端子ＯＵＴは、バックアップキャパシタ３４と接続される。ＤＣ／ＤＣコンバータ３６は、入力電圧Ｖ
ＩＮ
が供給されている間、入力電圧Ｖ
ＩＮ
を昇圧し、バックアップキャパシタ３４を充電する。バックアップキャパシタ３４の容量をＣ、バックアップキャパシタ３４に発生する電圧をＶ
ＳＴＲ
とすると、バックアップキャパシタ３４に蓄えられる電荷ＱおよびエネルギーＥは、以下の式で表される。
Ｑ＝Ｃ・Ｖ
ＳＴＲ
Ｅは、Ｅ＝Ｃ・Ｖ
ＳＴＲ
２
／２
【０００６】
電源遮断保護回路３０は、入力電圧Ｖ
ＩＮ
の遮断（喪失）を検出すると、スイッチ３２をオフする。そしてＤＣ／ＤＣコンバータ３６は、ＯＵＴ側を入力、ＩＮ側を出力とする降圧コンバータとして逆方向に動作し、バックアップキャパシタ３４のキャパシタ電圧Ｖ
ＳＴＲ
を、電源電圧Ｖ
ＤＤ
の電圧レベルに降圧し、負荷２０に供給する。
【先行技術文献】
【特許文献】
【０００７】
特開２０２１－５９２４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
入力電圧の遮断状態において、ＤＣ／ＤＣコンバータ３６が、バックアップキャパシタ３４を電源として負荷に電力を供給すると、バックアップキャパシタの電圧が次第に低下していく。そして、バックアップキャパシタの電圧Ｖ
ＳＴＲ
が、負荷２０に供給すべき電圧の目標レベルを下回ると、ＤＣ／ＤＣコンバータ３６のデューティサイクルが１００％となり、スイッチングが停止し、ＤＣ／ＤＣコンバータ３６のハイサイドトランジスタがフルオン状態（フルオンモードという）で固定される。
【０００９】
したがって、フルオンモードにおいては、ハイサイドトランジスタのオン抵抗を介して電流が流れることとなる。フルオンモードの消費電力を減らすためには、ハイサイドトランジスタのトランジスタサイズを大きくして、オン抵抗を小さくする必要がある。ところが、ハイサイドトランジスタのトランジスタサイズを大きく設計すると、ゲート容量が大きくなり、スイッチング損失の増加を招く。そのため、ハイサイドトランジスタのオン抵抗は、スイッチング損失とのトレードオフを考慮して妥協する必要がある。そのため、フルオンモードの消費電力を低下させるには限界がある。
【００１０】
本開示は係る課題に鑑みてなされたものであり、そのある態様の例示的な目的のひとつは、電源喪失状態において、バックアップキャパシタの電圧が低下した場合に、消費電力を低減可能な電源遮断保護回路の提供にある。
【課題を解決するための手段】
（【００１１】以降は省略されています）

関連特許