特許ウォッチ

公開番号2024083859
公報種別公開特許公報(A)
公開日2024-06-24
出願番号2022197919
出願日2022-12-12
発明の名称メモリシステム
出願人キオクシア株式会社
代理人弁理士法人酒井国際特許事務所
主分類G06F 12/00 20060101AFI20240617BHJP(計算;計数)
要約【課題】一つの実施形態は、複数の不揮発性メモリへのデータ転送を適切に行うことができるメモリシステムを提供することを目的とする。
【解決手段】一つの実施形態によれば、複数の不揮発性メモリとコントローラとを有するメモリシステムが提供される。コントローラは、複数のチャネルを介して複数の不揮発性メモリに接続される。前記不揮発性メモリは、遅延値を示す第1のパラメータを格納する。コントローラは、第1のパラメータを不揮発性メモリから取得する。コントローラは、チャネルを介した不揮発性メモリへのデータ転送の開始タイミングを第1のパラメータに応じた遅延値により複数のチャネルの間で遅延させる。
【選択図】図2
特許請求の範囲【請求項１】
複数の不揮発性メモリと、
複数のチャネルを介して前記複数の不揮発性メモリに接続されるコントローラと、
を備え、
前記不揮発性メモリは、遅延値を示す第１のパラメータを格納し、
前記コントローラは、前記第１のパラメータを前記不揮発性メモリから取得し、前記チャネルを介した前記不揮発性メモリへのデータ転送の開始タイミングを前記第１のパラメータに応じた遅延値により前記複数のチャネルの間で遅延させる
メモリシステム。
続きを表示（約 1,800 文字）【請求項２】
前記コントローラは、前記複数のチャネルのうち２以上のチャネルを介した２以上の不揮発性メモリへのデータ転送を伴うアクセス要求が並行して発生した場合、前記第１のパラメータを前記不揮発性メモリから取得し、前記チャネルを介した前記不揮発性メモリへのデータ転送の開始タイミングを前記第１のパラメータに応じた遅延値により前記２以上のチャネル間で遅延させる
請求項１に記載のメモリシステム。
【請求項３】
前記コントローラは、
前記複数のチャネルに対応し、それぞれが対応するチャネルに接続される複数のチャネルインタフェースと、
前記複数のチャネルインタフェースに電流を供給するレギュレータと、
前記チャネルインタフェースから前記チャネルを介して前記不揮発性メモリへデータを転送し始めるタイミングを前記第１のパラメータに応じた遅延値で遅延させる制御回路と、
を有し、
前記第１のパラメータは、前記レギュレータの性能に応じて決められる
請求項１に記載のメモリシステム。
【請求項４】
前記第１のパラメータに応じた遅延値は、前記レギュレータからの電流変化レートが閾値より小さくなるように決められている
請求項３に記載のメモリシステム。
【請求項５】
前記第１のパラメータに応じた遅延値は、前記レギュレータの制御動作が追従可能な電流変化レートの閾値に応じて決められている
請求項３に記載のメモリシステム。
【請求項６】
前記複数のチャネルインタフェースは、第１のチャネルインタフェースと第２のチャネルインタフェースとを含み、
前記制御回路は、前記第１のチャネルインタフェースから第１の開始要求を受け前記第２のチャネルインタフェースから第２の開始要求を受けた場合、第１のタイミングにおいて前記第１の開始要求に応じた第１の開始指示を前記第１のチャネルインタフェースに発行し、前記第１のタイミングから前記第１のパラメータに応じた遅延値で遅延した第２のタイミングにおいて前記第２の開始要求に応じた第２の開始指示を前記第２のチャネルインタフェースに発行する
請求項３に記載のメモリシステム。
【請求項７】
前記制御回路は、
前記チャネルインタフェースからの開始要求が投入されるＦＩＦＯ（ＦｉｒｓｔＩｎＦｉｒｓｔＯｕｔ）回路と、
前記ＦＩＦＯ回路から取り出される第１の開始要求に応じて第１の開始指示を前記チャネルインタフェースに発行する発行回路と、
前記発行回路による開始指示の発行に応じてカウント動作を開始し、前記第１のパラメータに応じた遅延値までカウントするカウンタと、
を有し、
前記発行回路は、前記カウンタが前記第１のパラメータに応じた遅延値までカウントしたことに応じて、前記ＦＩＦＯ回路の先頭から次に取り出される第２の開始要求に応じて第２の開始指示を前記チャネルインタフェースに発行する
請求項３に記載のメモリシステム。
【請求項８】
前記複数のチャネルインタフェースのそれぞれは、バッファメモリを有する
請求項３に記載のメモリシステム。
【請求項９】
前記コントローラは、前記チャネルインタフェースから前記チャネルを介して前記不揮発性メモリへのデータ転送の開始タイミングをずらす遅延値を変更しながら前記不揮発性メモリへのアクセスに成功する遅延値を特定し、特定された遅延値に応じて前記第１のパラメータを生成して前記不揮発性メモリへ格納する
請求項３に記載のメモリシステム。
【請求項１０】
前記コントローラは、前記チャネルインタフェースから前記チャネルを介して前記不揮発性メモリへデータ転送を行う際に並列に動作可能である並列チャネル数を変更しながら前記不揮発性メモリへのアクセスに成功する並列チャネル数を特定し、特定された並列チャネル数に応じて第２のパラメータを生成して前記不揮発性メモリへ格納し、
前記制御回路は、前記チャネルインタフェースから前記チャネルを介した前記不揮発性メモリへのデータ転送を前記第２のパラメータに応じた並列チャネル数で行う
請求項３に記載のメモリシステム。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本実施形態は、メモリシステムに関する。
続きを表示（約 1,700 文字）【背景技術】
【０００２】
複数の不揮発性メモリに複数のチャネルを介してコントローラが接続されたメモリシステムでは、コントローラから各不揮発性メモリへのデータ転送がチャネルを介して行われる。このとき、複数の不揮発性メモリへのデータ転送が適切に行われることが望まれる。
【先行技術文献】
【特許文献】
【０００３】
特開２０１８－１５６４８０号公報
特許第５７２２７２８号公報
米国特許第２０２１／００６４２９４号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００４】
一つの実施形態は、複数の不揮発性メモリへのデータ転送を適切に行うことができるメモリシステムを提供することを目的とする。
【課題を解決するための手段】
【０００５】
一つの実施形態によれば、複数の不揮発性メモリとコントローラとを有するメモリシステムが提供される。コントローラは、複数のチャネルを介して複数の不揮発性メモリに接続される。不揮発性メモリは、遅延値を示す第１のパラメータを格納する。コントローラは、第１のパラメータを不揮発性メモリから取得する。コントローラは、チャネルを介した不揮発性メモリへのデータ転送の開始タイミングを第１のパラメータに応じた遅延値により複数のチャネルの間で遅延させる。
【図面の簡単な説明】
【０００６】
第１の実施形態にかかるメモリシステムの構成を示すブロック図。
第１の実施形態におけるメモリインタフェースの動作を示す波形図。
第１の実施形態におけるメモリシステムのトレーニング動作を示すフローチャート。
第１の実施形態の第１の変形例におけるメモリシステムのトレーニング動作を示すフローチャート。
第１の実施形態の第２の変形例におけるメモリシステムのトレーニング動作を示すフローチャート。
第１の実施形態の第３の変形例におけるメモリインタフェースの構成及び動作を示す回路図。
第１の実施形態の第３の変形例におけるメモリインタフェースの動作の一例を示す波形図。
第２の実施形態におけるメモリシステムのトレーニング動作を示すフローチャート。
第２の実施形態の第１の変形例におけるメモリシステムのトレーニング動作を示すフローチャート。
第３の実施形態におけるメモリシステムのトレーニング動作を示すフローチャート。
【発明を実施するための形態】
【０００７】
以下に添付図面を参照して、実施形態にかかるメモリシステムを詳細に説明する。なお、これらの実施形態により本発明が限定されるものではない。
【０００８】
（第１の実施形態）
実施形態にかかるメモリシステムは、複数の不揮発性メモリに複数のチャネルを介してコントローラが接続され、コントローラから各不揮発性メモリへのデータ転送がチャネルを介して行われるが、データ転送が適切に行われるための工夫が施される。
【０００９】
メモリシステム１は、図１に示すように、ホストチャネルＨＣＨを介して、ホスト１００に通信可能に接続され、ホスト１００に対する記憶媒体として機能し得る。図１は、メモリシステム１の構成を示すブロック図である。ホスト１００は、例えば、パーソナルコンピュータなどの情報処理装置であってもよいし、スマートフォンなどの携帯端末であってもよい。メモリシステム１は、例えば、ＳＳＤ（ＳｏｌｉｄＳｔａｔｅＤｒｉｖｅ）、ＵＦＳ（ＵｎｉｖｅｒｓａｌＦｌａｓｈＳｔｏｒａｇｅ）、ｅＭＭＣ（ｅｍｂｅｄｄｅｄＭｕｌｔｉＭｅｄｉａＣａｒｄ）などのストレージ装置であってもよいし、ＳＤカードなどのメモリカードであってもよい。ホストチャネルＨＣＨは、例えば、ＳＡＴＡ規格、ＰＣＩｅ規格などに従った有線通信路であってもよい。
【００１０】
メモリシステム１は、コントローラ２、複数の不揮発性メモリ３＿１～３＿Ｎ（Ｎは任意の２以上の整数）及びバッファメモリ４を有する。
（【００１１】以降は省略されています）

関連特許