特許ウォッチ

公開番号2024080226
公報種別公開特許公報(A)
公開日2024-06-13
出願番号2022193249
出願日2022-12-02
発明の名称半導体装置および回路基板
出願人三菱電機株式会社
代理人個人,個人
主分類H01L 25/07 20060101AFI20240606BHJP(基本的電気素子)
要約【課題】半導体装置に入力された外部ノイズから受ける影響を軽減することが可能な技術を提供することを目的とする。
【解決手段】半導体装置100は、複数相の半導体素子30,31,32,33,34,35と、複数相の半導体素子30,31,32,33,34,35の駆動をそれぞれ制御する複数相の制御IC36,37,38,39と、各相毎に設けられ、制御IC36,37,38,39と接続される複数の制御端子とを備えている。各相において、複数の制御端子は、入力信号端子2,6,10,14,15,16と、制御IC36,37,38,39に電力を供給する制御電源40,41,42,43のプラス側と接続される制御電源プラス側端子3,7,11,17と、制御電源40,41,42,43の基準電位と接続される複数の制御電源GND端子とを有している。
【選択図】図1
特許請求の範囲【請求項１】
複数相の半導体素子と、
複数相の前記半導体素子の駆動をそれぞれ制御する複数相の制御ＩＣと、
各相毎に設けられ、前記制御ＩＣと接続される複数の制御端子と、を備え、
各相において、複数の前記制御端子は、入力信号端子と、前記制御ＩＣに電力を供給する制御電源のプラス側と接続される制御電源プラス側端子と、前記制御電源の基準電位と接続される複数の制御電源ＧＮＤ端子とを有する、半導体装置。
続きを表示（約 800 文字）【請求項２】
各相において、複数の前記制御電源ＧＮＤ端子と、前記制御ＩＣが搭載されるダイパッドは一体的に形成された金属フレームにより構成される、請求項１に記載の半導体装置。
【請求項３】
複数相の前記半導体素子と複数相の前記制御ＩＣとを封止するモールド樹脂をさらに備え、
各相において、複数の前記制御電源ＧＮＤ端子は、第１の制御電源ＧＮＤ端子と第２の制御電源ＧＮＤ端子とを含み、
各相毎に設けられる複数の前記制御端子は、前記モールド樹脂の一辺に沿って各相毎に配置され、
各相において、前記入力信号端子と前記制御電源プラス側端子は、前記第１の制御電源ＧＮＤ端子と前記第２の制御電源ＧＮＤ端子との間に配置される、請求項１に記載の半導体装置。
【請求項４】
異なる相において互いに隣り合う前記制御端子の間の距離は、同じ相において互いに隣り合う前記制御端子の間の距離の２倍以上である、請求項１に記載の半導体装置。
【請求項５】
請求項３に記載の半導体装置と、各相毎に設けられる絶縁素子と、各相毎に設けられる入力信号用コンデンサと、各相毎に設けられる制御電源用コンデンサと、電源トランスが搭載され、
各相において、前記第１の制御電源ＧＮＤ端子および前記入力信号端子は前記絶縁素子および前記入力信号用コンデンサと接続され、前記第２の制御電源ＧＮＤ端子および前記制御電源プラス側端子は前記制御電源用コンデンサおよび前記電源トランスと接続される、回路基板。
【請求項６】
前記絶縁素子は、マイクロトランスを含む前記絶縁素子、またはドライブ回路と保護回路とを内蔵した絶縁ドライバＩＣである、請求項５に記載の回路基板。
【請求項７】
前記半導体装置が複数搭載される、請求項５に記載の回路基板。

発明の詳細な説明【技術分野】
【０００１】
本開示は、半導体装置および回路基板に関するものである。
続きを表示（約 1,300 文字）【背景技術】
【０００２】
例えば特許文献１には、三相インバータを構成するトランジスタ（半導体素子に相当する）と、トランジスタを制御する制御ＩＣとがモールド封止された半導体装置において、複数の制御端子の配置を考慮することで半導体装置の小型化を図りつつ沿面距離を稼ぐ技術が開示されている。
【先行技術文献】
【特許文献】
【０００３】
特開２００３－１８８６２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、特許文献１に記載の技術では、異なる相間での制御端子の配置については考慮されているものの、同じ相内での制御端子の配置については考慮されていなかった。そのため、外部ノイズが半導体装置に入力された場合、高いインピーダンスを有する入力端子が意図しないタイミングで動作することで、半導体装置が誤動作を起こすという問題があった。
【０００５】
そこで、本開示は、半導体装置に入力された外部ノイズから受ける影響を軽減することが可能な技術を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本開示に係る半導体装置は、複数相の半導体素子と、複数相の前記半導体素子の駆動をそれぞれ制御する複数相の制御ＩＣと、各相毎に設けられ、前記制御ＩＣと接続される複数の制御端子とを備え、各相において、複数の前記制御端子は、入力信号端子と、前記制御ＩＣに電力を供給する制御電源のプラス側と接続される制御電源プラス側端子と、前記制御電源の基準電位と接続される複数の制御電源ＧＮＤ端子とを有する。
【発明の効果】
【０００７】
本開示によれば、各相において制御電源ＧＮＤ端子が１つの場合よりも、半導体装置に入力された外部ノイズから受ける影響を軽減することができる。
【図面の簡単な説明】
【０００８】
実施の形態１に係る半導体装置の上面図である。
実施の形態１に係る半導体装置の回路図である。
実施の形態１に係る半導体装置の内部配線図である。
実施の形態１の変形例１に係る半導体装置の上面図である。
実施の形態１の変形例２に係る半導体装置の上面図である。
実施の形態２に係る半導体装置およびこれを搭載した回路基板の上面図である。
実施の形態２に係る半導体装置と電源トランスとの接続を示す回路図である。
【発明を実施するための形態】
【０００９】
＜実施の形態１＞
実施の形態１について、図面を用いて以下に説明する。図１は、実施の形態１に係る半導体装置１００の上面図である。図２は、実施の形態１に係る半導体装置１００の回路図である。
【００１０】
図１と図２に示すように、半導体装置１００は、複数相の半導体素子３０，３１，３２，３３，３４，３５と、複数相の制御ＩＣ３６，３７，３８，３９と、複数相の制御電源４０，４１，４２，４３と、モールド樹脂２５と、複数の制御端子とを備えている。
（【００１１】以降は省略されています）

関連特許