特許ウォッチ

公開番号2024073715
公報種別公開特許公報(A)
公開日2024-05-30
出願番号2022184566
出願日2022-11-18
発明の名称半導体装置
出願人ルネサスエレクトロニクス株式会社
代理人個人
主分類H01L 21/76 20060101AFI20240523BHJP(基本的電気素子)
要約【課題】DTIの応力の悪影響を防ぐような素子の配置をした半導体装置を提供する。
【解決手段】Nチャネル型MOSFETである第1の半導体素子301と、第1の半導体素子の隣に配置されたNチャネル型MOSFETである第2の半導体素子302と、第1の半導体素子と第2の半導体素子を囲うDTI101と、を備え、第1の半導体素子は、第1の回路に接続され、第2の半導体素子は、第1の回路とは異なる第2の回路に接続される、半導体装置を提供する。
【選択図】図3
特許請求の範囲【請求項１】
半導体基板と、
前記半導体基板に形成され、Ｎチャネル型ＭＯＳＦＥＴである第１の半導体素子と、
前記半導体基板に形成され、前記第１の半導体素子の隣に配置されたＮチャネル型ＭＯＳＦＥＴである第２の半導体素子と、
前記半導体基板に形成され、平面視において前記第１の半導体素子と前記第２の半導体素子を囲うディープトレンチアイソレーションと、を備え、
前記第１の半導体素子は、第１の回路に接続され、
前記第２の半導体素子は、前記第１の回路とは異なる第２の回路に接続される、半導体装置。
続きを表示（約 2,100 文字）【請求項２】
前記第１の回路は、第１の精度を有し、
前記第２の回路は、第２の精度を有し、
前記第１の精度は、前記第２の精度より高い、請求項１に記載の半導体装置。
【請求項３】
前記第１の回路は、アナログ回路であり、
前記第２の回路は、デジタル回路である、請求項１に記載の半導体装置。
【請求項４】
前記第１の回路は、ペアトランジスタから構成され、
前記第２の回路は、ペアトランジスタとは異なるトランジスタから構成される、請求項１に記載の半導体装置。
【請求項５】
前記半導体基板の主面に沿う第１方向において、前記第２の半導体素子は、前記第１の半導体素子と前記ディープトレンチアイソレーションとの間に配置され、
前記第１の半導体素子は、
前記半導体基板の主面に沿い、かつ前記第１方向と交差する第２方向に延在する前記第１ゲート電極と、
第１ソース領域と、
第１ドレイン領域と、
を有し、
前記第２の半導体素子は、
前記第２方向に延在する前記第２ゲート電極と、
第２ソース領域と、
第２ドレイン領域と、
を有し、
前記ディープトレンチアイソレーションは、前記第１方向に延在しており、
前記ディープトレンチアイソレーション、前記第１ゲート電極、前記第１ソース領域、前記第１ドレイン領域、前記第２ゲート電極、前記第２ソース領域、及び前記第２ドレイン領域は、前記第２方向に沿って配置されている、請求項１に記載の半導体装置。
【請求項６】
半導体基板と、
前記半導体基板に形成され、Ｎチャネル型ＭＯＳＦＥＴである第１の半導体素子と、
前記半導体基板に形成され、前記第１の半導体素子の隣に配置されたＮチャネル型ＭＯＳＦＥＴである第２の半導体素子と、
前記半導体基板に形成され、平面視において前記第１の半導体素子と前記第２の半導体素子を囲うディープトレンチアイソレーションと、を備え、
前記第２の半導体素子は、前記第１の半導体素子に対してそのチャネル長方向が直角になるように配置され、
前記第２の半導体素子のチャネル長方向は、前記第２の半導体素子に最接近する前記ディープトレンチアイソレーションの延在する方向である、半導体装置。
【請求項７】
半導体基板と、
前記半導体基板に形成され、Ｎチャネル型ＭＯＳＦＥＴである第１の半導体素子と、
前記半導体基板上に形成され、前記第１の半導体素子の隣に配置された抵抗素子と、
前記半導体基板に形成され、平面視において前記第１の半導体素子と前記抵抗素子を囲うディープトレンチアイソレーションと、を備える、半導体装置。
【請求項８】
半導体基板と、
前記半導体基板に形成され、Ｎチャネル型ＭＯＳＦＥＴである第１の半導体素子と、
前記半導体基板に形成され、前記第１の半導体素子の隣に配置されたＮチャネル型ＭＯＳＦＥＴである第２の半導体素子と、
前記半導体基板上に形成され、前記第１の半導体素子の隣に配置された抵抗素子と、
前記半導体基板に形成され、平面視において前記第１の半導体素子と前記第２の半導体素子と前記抵抗素子を囲うディープトレンチアイソレーションと、を備え、
前記第２の半導体素子は、前記第１の半導体素子に対してそのチャネル長方向が直角になるように配置され、
前記第２の半導体素子のチャネル長方向は、前記第２の半導体素子と最接近する前記ディープトレンチアイソレーションの延在する方向であり、
前記抵抗素子は、前記第２の半導体素子のチャネル長方向において前記第２の半導体素子の隣に配置される、半導体装置。
【請求項９】
半導体基板と、
前記半導体基板に形成され、Ｎチャネル型ＭＯＳＦＥＴである第１の半導体素子と、
前記半導体基板に形成され、前記第１の半導体素子の隣に配置されたＰチャネル型ＭＯＳＦＥＴである第２の半導体素子と、
前記半導体基板に形成され、平面視において前記第１の半導体素子と前記第２の半導体素子を囲うディープトレンチアイソレーションと、を備える、半導体装置。
【請求項１０】
半導体基板と、
前記半導体基板に形成され、Ｐチャネル型ＭＯＳＦＥＴである第１の半導体素子と、
前記半導体基板に形成され、平面視において前記第１の半導体素子を囲うディープトレンチアイソレーションと、
前記半導体基板に形成され、前記第１の半導体素子のチャネル幅方向と平行に配置された基板コンタクト電極と、を備え、
前記基板コンタクト電極における第１の半導体素子のチャネル幅方向と平行な方向の長さは、前記第１の半導体素子のチャネル幅よりも長い、半導体装置。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本開示は半導体装置に関する。
続きを表示（約 1,500 文字）【背景技術】
【０００２】
ディープトレンチアイソレーションに関する開発がなされている。特許文献１は、半導体基板中の酸素濃度のばらつきに起因するリーク電流に伴う半導体素子の誤動作が抑制される半導体装置とその製造方法が記載されている。特許文献１は、素子分離絶縁膜（ディープトレンチアイソレーション）によって規定された高耐圧ＮＭＯＳトランジスタ形成領域と素子分離絶縁膜によって規定されたＣＭＯＳトランジスタ形成領域と基板コンタクト部が形成されている半導体装置が記載されている。
【先行技術文献】
【特許文献】
【０００３】
特開２０１７－１８３４０３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、ＤＴＩ（Deep Trench Isolation（ディープトレンチアイソレーション））の応力の影響により、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）の性能が悪化するおそれがある。そこで本開示の目的は、ＤＴＩの応力の悪影響を防ぐような素子の配置をした半導体装置を提供することである。
【０００５】
その他の課題と新規な特徴は、本明細書の記述及び添付図面から明らかになるであろう。
【課題を解決するための手段】
【０００６】
一実施の形態によれば、高性能トランジスタをＤＴＩから離して配置し、空いたスペースの有効利用をするものである。
【発明の効果】
【０００７】
前記一実施の形態によれば、ＤＴＩの応力の悪影響を防ぐような素子の配置をした半導体装置を提供できる。
【図面の簡単な説明】
【０００８】
実施の形態にかかるディープトレンチアイソレーションの平面概略図である。
実施の形態にかかるディープトレンチアイソレーションの応力と、ＭＯＳトランジスタへの応力の影響とを示す図である。
実施の形態１にかかる半導体装置の配置図である。
実施の形態１にかかるペアトランジスタの構成例を示す図である。
実施の形態１にかかるペアトランジスタの作製方法を示す図である。
実施の形態２にかかる半導体装置の配置図である。
実施の形態３にかかる半導体装置の配置図である。
実施の形態４にかかる半導体装置の配置図である。
実施の形態５にかかる半導体装置の配置図である。
実施の形態６にかかる半導体装置の配置図である。
実施の形態にかかるディープトレンチアイソレーションの配置の変形例である。
【発明を実施するための形態】
【０００９】
実施の形態
説明の明確化のため、以下の記載及び図面は、適宜、省略、及び簡略化がなされている。各図面において、同一の要素には同一の符号が付されており、必要に応じて重複説明は省略されている。
【００１０】
（実施の形態にかかるディープトレンチアイソレーションの説明）
図１は、実施の形態にかかるディープトレンチアイソレーションの平面概略図である。図２は、実施の形態にかかるディープトレンチアイソレーションの応力と、ＭＯＳトランジスタへの応力の影響とを示す図である。図１及び２を参照しながら、実施の形態にかかるディープトレンチアイソレーション（ＤＴＩ）を説明する。
（【００１１】以降は省略されています）

関連特許