TOP特許意匠商標
特許ウォッチ Twitter
10個以上の画像は省略されています。
公開番号2024073177
公報種別公開特許公報(A)
公開日2024-05-29
出願番号2022184251
出願日2022-11-17
発明の名称半導体装置とその製造方法
出願人株式会社デンソー,トヨタ自動車株式会社,株式会社ミライズテクノロジーズ
代理人弁理士法人 快友国際特許事務所
主分類H01L 21/336 20060101AFI20240522BHJP(基本的電気素子)
要約【課題】 層間絶縁膜の劣化を抑制する。
【解決手段】 半導体装置の製造方法であって、半導体基板の上面にトレンチが設けられており、ゲート電極が前記トレンチ内に配置されており、層間絶縁膜が前記トレンチ内に配置されているとともに前記ゲート電極の上面を覆っているウエハを準備する工程と、前記半導体基板の前記上面と前記層間絶縁膜の前記上面に第1金属層を形成する工程と、前記ウエハを加熱することによって前記第1金属層をシリサイド化させる工程であって前記第1金属層が前記半導体基板の前記上面に接する部分においてシリサイド化するとともに前記層間絶縁膜の前記上面に接する部分においてシリサイド化しない工程と、前記半導体基板の前記上面の上部と前記層間絶縁膜の上部において前記第1金属層上にバリアメタル層を形成する工程と、前記バリアメタル層上に第2金属層を形成する工程、を有する。
【選択図】図1
特許請求の範囲【請求項1】
半導体装置の製造方法であって、
半導体基板(12)とゲート電極(22)と層間絶縁膜(24)を有するウエハであって、前記半導体基板がシリコンを含んでおり、前記半導体基板の上面にトレンチ(14)が設けられており、前記ゲート電極が前記トレンチ内に配置されており、前記層間絶縁膜が前記トレンチ内に配置されているとともに前記ゲート電極の上面を覆っており、前記層間絶縁膜の上面が前記半導体基板の前記上面よりも下側に位置している前記ウエハを準備する工程と、
前記半導体基板の前記上面と前記層間絶縁膜の前記上面に第1金属層(61)を形成する工程と、
前記ウエハを加熱することによって前記第1金属層と前記半導体基板を反応させて前記第1金属層をシリサイド化させる工程であって、前記第1金属層が前記半導体基板の前記上面に接する部分においてシリサイド化するとともに前記層間絶縁膜の前記上面に接する部分においてシリサイド化しない工程と、
前記半導体基板の前記上面の上部と前記層間絶縁膜の上部において前記第1金属層上にバリアメタル層(34)を形成する工程と、
前記バリアメタル層上に第2金属層(33)を形成する工程、
を有する製造方法。
続きを表示(約 700 文字)【請求項2】
前記層間絶縁膜の上部における前記第1金属層と前記バリアメタル層の積層部の厚さが、前記層間絶縁膜の前記上面と前記半導体基板の前記上面の間の段差の高さよりも厚い、請求項1に記載の製造方法。
【請求項3】
半導体装置であって、
シリコンを含んでおり、上面にトレンチ(14)が設けられている半導体基板(12)と、
前記トレンチ内に配置されているゲート電極(22)と、
前記トレンチ内に配置されているとともに前記ゲート電極の上面を覆っている層間絶縁膜(24)であって、前記層間絶縁膜の上面が前記半導体基板の前記上面よりも下側に位置している前記層間絶縁膜と、
前記半導体基板の前記上面を覆っており、前記半導体基板の前記上面に接する部分に第1金属とシリコンの合金により構成されているシリサイド層を有する第1電極層(31)と、
前記トレンチ内に配置されており、前記層間絶縁膜の前記上面を覆っており、前記第1金属により構成されている第2電極層(32)であって、前記第2電極層の上面が前記第1電極層の上面よりも下側に位置している前記第2電極層と、
前記第1電極層と前記第2電極層を覆っているバリアメタル層(34)と、
前記バリアメタル層を覆っている第3電極層(33)、
を有する半導体装置。
【請求項4】
前記層間絶縁膜の上部における前記第2電極層と前記バリアメタル層の積層部の厚さが、前記層間絶縁膜の前記上面と前記半導体基板の前記上面の間の段差の高さよりも厚い、請求項3に記載の半導体装置。

発明の詳細な説明【技術分野】
【0001】
本明細書に開示の技術は、半導体装置とその製造方法に関する。
続きを表示(約 3,000 文字)【0002】
特許文献1に開示の半導体装置は、トレンチ内に配置されたゲート電極と、トレンチ内に配置されているとともにゲート電極の上面を覆う層間絶縁膜を有している。このようにトレンチ内に層間絶縁膜を設けると、半導体基板の上面全体が層間絶縁膜から露出する。したがって、コンタクトホールを形成することなく上部電極を半導体基板の上面に接触させることができる。コンタクトホールが不要となるので、コンタクトホールとトレンチの位置合わせが不要となる。したがって、トレンチの間隔を狭くすることが可能となり、半導体装置の小型化が可能となる。
【先行技術文献】
【特許文献】
【0003】
特開2019-003967号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
トレンチ内に層間絶縁膜が設けられている構造においては、従来は、上部電極が図10に示すように形成される。まず、図10(a)に示すように、半導体基板120の上面と層間絶縁膜130の上面に金属層140を形成する。次に、図10(b)に示すように、半導体基板120を加熱して半導体基板120に接する部分の金属層140をシリサイド化する。次に、図10(c)に示すように、層間絶縁膜130の上部のシリサイド化していない金属層140をエッチングにより除去する。次に、図10(d)に示すように、金属層140の表面と層間絶縁膜130の表面にバリアメタル層150をスパッタリング等により形成する。このとき、金属層140の表面と層間絶縁膜130の表面の間に段差が存在するため、金属層140の表面に形成されるバリアメタル層150と層間絶縁膜130の表面に形成されるバリアメタル層150が分離した状態となる。その結果、金属層140の表面に形成されるバリアメタル層150に、層間絶縁膜130の上部に向かってオーバーハング状に突出する突出部150aが形成される。このため、突出部150aとその下部のバリアメタル層150の間にスリット状の隙間160が形成される。その後、図10(e)に示すように、バリアメタル層150上に金属層170を形成する。金属層170は、隙間160内に充填される。
【0005】
半導体装置の使用時に、半導体装置が繰り返し発熱する。図10(e)のように隙間160内に金属層170が充填されていると、半導体装置の発熱時に隙間160内の金属層170の熱膨張により、隙間160近傍で高い熱応力が発生する。その結果、層間絶縁膜130にクラックが入り、層間絶縁膜130の絶縁性が劣化する場合がある。このように、従来の製造方法で製造された半導体装置では、層間絶縁膜が劣化し易い。本明細書では、層間絶縁膜が劣化し難い半導体装置の製造方法を提案する。
【課題を解決するための手段】
【0006】
本明細書が開示する半導体装置の製造方法は、ウエハ準備工程、第1金属層形成工程、シリサイド化工程、バリアメタル層形成工程、及び、第2金属層形成工程を有する。前記ウエハ準備工程では、ウエハを準備する。前記ウエハは、半導体基板とゲート電極と層間絶縁膜を有する。前記半導体基板がシリコンを含んでいる。前記半導体基板の上面にトレンチが設けられている。前記ゲート電極が、前記トレンチ内に配置されている。前記層間絶縁膜が、前記トレンチ内に配置されているとともに前記ゲート電極の上面を覆っている。前記層間絶縁膜の上面が、前記半導体基板の前記上面よりも下側に位置している。前記第1金属層形成工程では、前記半導体基板の前記上面と前記層間絶縁膜の前記上面に第1金属層を形成する。前記シリサイド化工程では、前記ウエハを加熱することによって前記第1金属層と前記半導体基板を反応させて前記第1金属層をシリサイド化させる。前記シリサイド化工程では、前記第1金属層が、前記半導体基板の前記上面に接する部分においてシリサイド化するとともに前記層間絶縁膜の前記上面に接する部分においてシリサイド化しない。前記バリアメタル層形成工程では、前記半導体基板の前記上面の上部と前記層間絶縁膜の上部において前記第1金属層上にバリアメタル層を形成する。前記第2金属層形成工程では、前記バリアメタル層上に第2金属層を形成する。
【0007】
なお、シリサイド化工程では、半導体基板の上面を覆う第1金属層の全体がシリサイド化してもよいし、半導体基板の上面を覆う第1金属層のうちの一部(すなわち、半導体基板の上面に接する部分)がシリサイド化し、そのシリサイド化した部分の上部にシリサイド化しない部分が残存してもよい。
【0008】
この製造方法では、半導体基板の上面と層間絶縁膜の上面に第1金属層を形成し、その後、第1金属層をシリサイド化させる。このとき、層間絶縁膜の上面に接する部分では第1金属層がシリサイド化しない。次に、層間絶縁膜の上部の第1金属層を除去することなく、半導体基板の上面の上部と層間絶縁膜の上部において第1金属層上にバリアメタル層を形成する。層間絶縁膜の上部の第1金属層が除去されていないので、層間絶縁膜の上面と半導体基板の上面との間に存在する段差の高さが低い。したがって、バリアメタル層を、半導体基板の上面の上部と層間絶縁膜の上部に亘ってつながっている状態で形成することができる。このため、バリアメタル層にオーバーハング状に突出する突出部が形成されない。このため、図10(d)の隙間160のようなスリット状の隙間が層間絶縁膜の上部に形成されない。次に、バリアメタル層上に第2金属層を形成する。層間絶縁膜の上部にスリット状の隙間が存在しないので、第2金属層がスリット状の隙間内に充填されることがない。したがって、この製造方法によって製造された半導体装置では、層間絶縁膜が劣化し難い。
【0009】
本明細書は、半導体装置を開示する。この半導体装置は、半導体基板と、ゲート電極と、層間絶縁膜と、第1電極層と、第2電極層と、バリアメタル層と、第3電極層を有している。前記半導体基板は、シリコンを含んでいる。前記半導体基板の上面に、トレンチが設けられている。前記ゲート電極は、前記トレンチ内に配置されている。前記層間絶縁膜は、前記トレンチ内に配置されているとともに前記ゲート電極の上面を覆っている。前記層間絶縁膜の上面が前記半導体基板の前記上面よりも下側に位置している。前記第1電極層は、前記半導体基板の前記上面を覆っており、前記半導体基板の前記上面に接する部分に第1金属とシリコンの合金により構成されているシリサイド層を有する。前記第2電極層は、前記トレンチ内に配置されており、前記層間絶縁膜の前記上面を覆っており、前記第1金属により構成されている。前記第2電極層の上面が前記第1電極層の上面よりも下側に位置している。前記バリアメタル層は、前記第1電極層と前記第2電極層を覆っている。前記第3電極層は、前記バリアメタル層を覆っている。
【0010】
この半導体装置は、本明細書が開示する上記製造方法によって製造され得る。したがって、この半導体装置では、層間絶縁膜が劣化し難い。
【図面の簡単な説明】
(【0011】以降は省略されています)

この特許をJ-PlatPatで参照する

関連特許

株式会社デンソー
固定子
29日前
株式会社デンソー
吸引装置
1か月前
株式会社デンソー
電子機器
1か月前
株式会社デンソーウェーブ
決済端末
29日前
株式会社デンソー
報知装置
29日前
株式会社デンソー
駆動装置
24日前
株式会社デンソー
表示装置
22日前
株式会社デンソー
制御装置
18日前
株式会社デンソー
電源装置
18日前
株式会社デンソー
測距装置
10日前
株式会社デンソー
転舵装置
10日前
株式会社デンソー
回転電機
9日前
株式会社デンソー
回転電機
9日前
株式会社デンソーテン
表示装置
15日前
株式会社デンソー
半導体装置
1か月前
株式会社デンソー
半導体装置
16日前
株式会社デンソー
ペダル装置
4日前
株式会社デンソー
回転体装置
5日前
株式会社デンソー
回転体装置
5日前
株式会社デンソー
半導体装置
19日前
株式会社デンソー
半導体装置
18日前
株式会社デンソー
膜分離装置
22日前
株式会社デンソー
半導体装置
12日前
株式会社デンソー
半導体装置
1か月前
株式会社デンソー
半導体装置
12日前
株式会社デンソー
電池システム
9日前
株式会社デンソー
位置検出装置
1か月前
株式会社デンソー
時間検出回路
10日前
株式会社デンソー
電池監視装置
10日前
株式会社デンソー
位置検出装置
18日前
株式会社デンソー
電圧検出装置
1か月前
株式会社デンソー
電子制御装置
9日前
株式会社デンソー
レーダー装置
15日前
株式会社デンソー
位置検出装置
9日前
株式会社デンソー
自律搬送車両
9日前
株式会社デンソー
位置検出装置
10日前
続きを見る