TOP特許意匠商標
特許ウォッチ Twitter
10個以上の画像は省略されています。
公開番号2024071984
公報種別公開特許公報(A)
公開日2024-05-27
出願番号2022182542
出願日2022-11-15
発明の名称半導体装置
出願人三菱電機株式会社
代理人弁理士法人高田・高橋国際特許事務所
主分類H01L 29/78 20060101AFI20240520BHJP(基本的電気素子)
要約【課題】スプリットゲート構造を有するRC-IGBTにおいてRRSOAを向上させることができる半導体装置を得る。
【解決手段】IGBT領域3及びダイオード領域4が半導体基板1に設けられている。IGBT領域3は、第一主面1aからベース層8及びエミッタ層9を貫通して設けられた複数のアクティブトレンチ11と、アクティブトレンチ11の内部にゲート絶縁膜14を介して設けられたゲート電極12と、アクティブトレンチ11の内部にゲート絶縁膜14を介して設けられ、ゲート電極12の第二主面1b側に配置された埋込電極13とを有する。ダイオード領域4は、ドリフト層2の第一主面1a側に設けられた第二導電型のアノード層17と、第一主面1aからアノード層17に設けられた複数のダイオードトレンチ19と、ダイオードトレンチ19の内部にダイオード絶縁膜21を介して設けられたダイオード電極20とを有する。アノード層17の深さはダイオードトレンチ19の深さよりも深い。
【選択図】図2
特許請求の範囲【請求項1】
互いに対向する第一主面と第二主面との間に第一導電型のドリフト層を有する半導体基板と、
前記半導体基板に設けられたIGBT領域及びダイオード領域と、
前記半導体基板の前記第一主面に設けられたエミッタ電極とを備え、
前記IGBT領域は、
前記ドリフト層の第一主面側に設けられた第一導電型のキャリア蓄積層と、
前記キャリア蓄積層の第一主面側に設けられた第二導電型のベース層と、
前記ベース層の第一主面側に設けられた第一導電型のエミッタ層及び第二導電型のコンタクト層と、
前記第一主面から前記ベース層及び前記エミッタ層を貫通して設けられた複数のアクティブトレンチと、
前記アクティブトレンチの内部にゲート絶縁膜を介して設けられたゲート電極と、
前記アクティブトレンチの内部に前記ゲート絶縁膜を介して設けられ、前記ゲート電極の第二主面側に配置された埋込電極と、
前記ドリフト層の第二主面側に設けられた第二導電型のコレクタ層とを有し、
前記ダイオード領域は、
前記ドリフト層の第一主面側に設けられた第二導電型のアノード層と、
前記第一主面から前記アノード層に設けられた複数のダイオードトレンチと、
前記ダイオードトレンチの内部にダイオード絶縁膜を介して設けられたダイオード電極と、
前記ドリフト層の第二主面側に設けられた第一導電型のカソード層とを有し、
前記アノード層の深さは前記ダイオードトレンチの深さよりも深いことを特徴とする半導体装置。
続きを表示(約 1,000 文字)【請求項2】
前記埋込電極は前記ゲート電極とは絶縁され、前記エミッタ電極に電気的に接続され、
前記ダイオード電極は前記エミッタ電極に電気的に接続されていることを特徴とする請求項1に記載の半導体装置。
【請求項3】
前記埋込電極の側壁又は底部に位置するゲート絶縁膜は前記ゲート電極の側壁に位置する前記ゲート絶縁膜より厚いことを特徴とする請求項1又は2に記載の半導体装置。
【請求項4】
前記アノード層の深さは前記アクティブトレンチの深さよりも浅いことを特徴とする請求項1又は2に記載の半導体装置。
【請求項5】
前記ダイオードトレンチの幅は前記アクティブトレンチの幅よりも狭く、
前記ダイオードトレンチの深さは前記アクティブトレンチの深さよりも浅いことを特徴とする請求項4に記載の半導体装置。
【請求項6】
前記複数のダイオードトレンチのピッチは前記複数のアクティブトレンチのピッチより広いことを特徴とする請求項1又は2に記載の半導体装置。
【請求項7】
前記ダイオードトレンチ同士で挟まれた領域の一部における前記アノード層の深さは、前記ダイオードトレンチの底部における前記アノード層の深さよりも浅いことを特徴とする請求項1又は2に記載の半導体装置。
【請求項8】
前記IGBT領域に隣接する領域における前記アノード層の深さは、前記IGBT領域に隣接しない領域における前記アノード層の深さより深いことを特徴とする請求項1又は2に記載の半導体装置。
【請求項9】
前記ダイオード領域は、前記アノード層の第一主面側に設けられ前記アノード層よりも不純物濃度が高い第二導電型のダイオードコンタクト層を有し、
平面視で前記アクティブトレンチと前記ダイオードトレンチで挟まれた領域に形成された前記ダイオードコンタクト層の面積が前記ダイオードトレンチ同士で挟まれた領域に形成された前記ダイオードコンタクト層の面積よりも大きいことを特徴とする請求項1又は2に記載の半導体装置。
【請求項10】
前記ダイオード領域は、前記ダイオードトレンチの内部に前記ダイオード絶縁膜を介して設けられ、前記ダイオード電極の第二主面側に配置され、前記ダイオード電極とは絶縁されたダイオード埋込電極を更に有することを特徴とする請求項1又は2に記載の半導体装置。
(【請求項11】以降は省略されています)

発明の詳細な説明【技術分野】
【0001】
本開示は、半導体装置に関する。
続きを表示(約 2,000 文字)【背景技術】
【0002】
スプリットゲート構造を有するRC-IGBTが提案されている(例えば、特許文献1参照)。
【先行技術文献】
【特許文献】
【0003】
特開2017―147431号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
従来技術では、ダイオード領域にキャリア蓄積層が形成され、かつダイオード領域のトレンチ底部がドリフト層に接する。従って、トレンチ底部に電界集中しやすいため、RRSOA(Reverse Recovery Safe Operation Area)が狭く、リカバリー動作時に破壊されやすいという問題があった。
【0005】
本開示は、上述のような課題を解決するためになされたもので、その目的はスプリットゲート構造を有するRC-IGBTにおいてRRSOAを向上させることができる半導体装置を得るものである。
【課題を解決するための手段】
【0006】
本開示に係る半導体装置は、互いに対向する第一主面と第二主面との間に第一導電型のドリフト層を有する半導体基板と、前記半導体基板に設けられたIGBT領域及びダイオード領域と、前記半導体基板の前記第一主面に設けられたエミッタ電極とを備え、前記IGBT領域は、前記ドリフト層の第一主面側に設けられた第一導電型のキャリア蓄積層と、前記キャリア蓄積層の第一主面側に設けられた第二導電型のベース層と、前記ベース層の第一主面側に設けられた第一導電型のエミッタ層及び第二導電型のコンタクト層と、前記第一主面から前記ベース層及び前記エミッタ層を貫通して設けられた複数のアクティブトレンチと、前記アクティブトレンチの内部にゲート絶縁膜を介して設けられたゲート電極と、前記アクティブトレンチの内部に前記ゲート絶縁膜を介して設けられ、前記ゲート電極の第二主面側に配置された埋込電極と、前記ドリフト層の第二主面側に設けられた第二導電型のコレクタ層とを有し、前記ダイオード領域は、前記ドリフト層の第一主面側に設けられた第二導電型のアノード層と、前記第一主面から前記アノード層に設けられた複数のダイオードトレンチと、前記ダイオードトレンチの内部にダイオード絶縁膜を介して設けられたダイオード電極と、前記ドリフト層の第二主面側に設けられた第一導電型のカソード層とを有し、前記アノード層の深さは前記ダイオードトレンチの深さよりも深いことを特徴とする。
【発明の効果】
【0007】
本開示では、ダイオード領域においてアノード層の深さがダイオードトレンチの深さよりも深い。ダイオードトレンチの底部をアノード層で覆って保護することにより、ダイオードトレンチの底部の電界を緩和することができる。この結果、スプリットゲート構造を有するRC-IGBTにおいてRRSOAを向上させることができる。
【図面の簡単な説明】
【0008】
実施の形態1に係る半導体装置を示す断面図である。
図1のI-IIに沿った断面図である。
実施の形態2に係る半導体装置を示す断面図である。
実施の形態3に係る半導体装置を示す断面図である。
実施の形態4に係る半導体装置を示す断面図である。
実施の形態5に係る半導体装置を示す断面図である。
実施の形態6に係る半導体装置を示す断面図である。
実施の形態7に係る半導体装置を示す断面図である。
実施の形態8に係る半導体装置を示す平面図である。
図9のI-IIに沿った断面図である。
実施の形態9に係る半導体装置を示す断面図である。
実施の形態10に係る半導体装置を示す断面図である。
実施の形態11に係る半導体装置を示す断面図である。
実施の形態12に係る半導体装置を示す断面図である。
実施の形態13に係る半導体装置を示す断面図である。
【発明を実施するための形態】
【0009】
実施の形態に係る半導体装置について図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。
【0010】
実施の形態1.
図1は、実施の形態1に係る半導体装置を示す断面図である。図2は図1のI-IIに沿った断面図である。この半導体装置はスプリットゲート構造を有するRC-IGBTである。半導体基板1は、互いに対向する第一主面1aと第二主面1bとの間に第一導電型のドリフト層2を有する。なお、例えば第一導電型はn型であり、第二導電型はp型である。
(【0011】以降は省略されています)

この特許をJ-PlatPatで参照する

関連特許

日星電気株式会社
電線被覆材
8日前
アルモテック株式会社
反射鏡
8日前
株式会社GSユアサ
蓄電装置
23日前
ローム株式会社
半導体装置
21日前
HOYA株式会社
光源装置
8日前
株式会社PFA
異物除去具
21日前
株式会社ダイヘン
碍子
15日前
マクセル株式会社
電池
16日前
沖電気工業株式会社
発光装置
10日前
株式会社魁半導体
プラズマ処理装置
24日前
オムロン株式会社
電源切替装置
8日前
オムロン株式会社
電源切替装置
8日前
京セラ株式会社
積層型電子部品
14日前
トヨタ自動車株式会社
搬送装置
14日前
株式会社ヨコオ
変換回路
21日前
住友電装株式会社
コネクタ
17日前
住友電装株式会社
コネクタ
16日前
東レエンジニアリング株式会社
転写装置
14日前
トヨタ自動車株式会社
積層型電池
9日前
三洲電線株式会社
撚線導体
24日前
株式会社東京精密
ワーク加工方法
9日前
株式会社東京精密
ワーク加工方法
9日前
オムロン株式会社
電磁石装置
21日前
日本圧着端子製造株式会社
コネクタ
17日前
株式会社はくぶん
電池ボックス装置
17日前
オムロン株式会社
電磁石装置
21日前
LWJ株式会社
可変ハンドスイッチ
10日前
富士電機株式会社
半導体装置
9日前
三菱電機株式会社
半導体装置
22日前
三菱電機株式会社
半導体装置
14日前
日本航空電子工業株式会社
コネクタ
21日前
住友電装株式会社
雌端子金具
22日前
三菱電機株式会社
半導体装置
今日
株式会社東芝
高周波回路
1日前
TDK株式会社
電子部品
24日前
SMK株式会社
コネクタ
21日前
続きを見る