TOP
|
特許
|
意匠
|
商標
特許ウォッチ
Twitter
他の特許を見る
10個以上の画像は省略されています。
公開番号
2024071954
公報種別
公開特許公報(A)
公開日
2024-05-27
出願番号
2022182496
出願日
2022-11-15
発明の名称
半導体装置及び半導体装置の製造方法
出願人
富士通株式会社
代理人
個人
,
個人
,
個人
主分類
H01L
21/338 20060101AFI20240520BHJP(基本的電気素子)
要約
【課題】ゲート電極の電気抵抗の高周波信号への影響を抑制することができる半導体装置及び半導体装置の製造方法を提供する。
【解決手段】半導体装置は、電子走行層及び電子供給層を含む半導体層と、前記半導体層の上に設けられたゲート電極、ソース電極及びドレイン電極と、前記ゲート電極に接続された金属膜と、を有し、前記半導体層は、活性領域と、平面視で前記活性領域を囲む不活性領域と、を有し、前記ゲート電極は、平面視で、前記活性領域と重なる第1領域と、前記第1領域を間に挟み、いずれも前記不活性領域と重なる2つの第2領域と、を有し、前記金属膜は、2つの前記第2領域に接触する。半導体装置は、携帯電話通信用の基地局、電波天文学用の通信装置、衛星通信用の通信装置に使用することができる。
【選択図】図1
特許請求の範囲
【請求項1】
電子走行層及び電子供給層を含む半導体層と、
前記半導体層の上に設けられたゲート電極、ソース電極及びドレイン電極と、
前記ゲート電極に接続された金属膜と、
を有し、
前記半導体層は、
活性領域と、
平面視で前記活性領域を囲む不活性領域と、
を有し、
前記ゲート電極は、平面視で、
前記活性領域と重なる第1領域と、
前記第1領域を間に挟み、いずれも前記不活性領域と重なる2つの第2領域と、
を有し、
前記金属膜は、2つの前記第2領域に接触することを特徴とする半導体装置。
続きを表示(約 1,200 文字)
【請求項2】
前記金属膜を支持する絶縁膜を有することを特徴とする請求項1に記載の半導体装置。
【請求項3】
前記絶縁膜は、比誘電率が3.0以下の低誘電率膜を含むことを特徴とする請求項2に記載の半導体装置。
【請求項4】
前記ゲート電極と前記低誘電率膜との間に空洞が存在することを特徴とする請求項3に記載の半導体装置。
【請求項5】
平面視で、前記ソース電極及び前記ドレイン電極が並ぶ方向における前記第2領域の寸法は、2μm以上であることを特徴とする請求項1乃至4のいずれか1項に記載の半導体装置。
【請求項6】
平面視で、前記ソース電極及び前記ドレイン電極が並ぶ方向において、前記第1領域の寸法は、前記第2領域の寸法よりも小さいことを特徴とする請求項1乃至4のいずれか1項に記載の半導体装置。
【請求項7】
前記金属膜の電気抵抗は、前記第1領域の電気抵抗よりも低いことを特徴とする請求項1乃至4のいずれか1項に記載の半導体装置。
【請求項8】
前記半導体層は、前記活性領域を複数有し、
前記ゲート電極は、前記活性領域毎に前記第1領域を有し、
隣り合う2つの前記第1領域の間に前記第2領域があることを特徴とする請求項1乃至4のいずれか1項に記載の半導体装置。
【請求項9】
前記半導体層を覆い、ゲート開口部が形成されたパッシベーション膜を有し、
前記ゲート電極は、前記ゲート開口部を通じて前記半導体層にショットキー接触し、
前記ゲート電極は、
前記ゲート開口部よりも前記ソース電極側で前記パッシベーション膜の上面に接触する第1面と、
前記ゲート開口部よりも前記ドレイン電極側で前記パッシベーション膜の上面に接触する第2面と、
を有し、
平面視で、前記第2面の前記ドレイン電極側の端部は、前記第1面の前記ソース電極側の端部よりも前記ゲート開口部から離れていることを特徴とする請求項1乃至4のいずれか1項に記載の半導体装置。
【請求項10】
電子走行層及び電子供給層を含む半導体層を形成する工程と、
前記半導体層の上にゲート電極、ソース電極及びドレイン電極を形成する工程と、
前記ゲート電極に接続される金属膜を形成する工程と、
を有し、
前記半導体層は、
活性領域と、
平面視で前記活性領域を囲む不活性領域と、
を有し、
前記ゲート電極は、平面視で、
前記活性領域と重なる第1領域と、
前記第1領域を間に挟み、いずれも前記不活性領域と重なる2つの第2領域と、
を有し、
前記金属膜は、2つの前記第2領域に接触することを特徴とする半導体装置の製造方法。
発明の詳細な説明
【技術分野】
【0001】
本開示は、半導体装置及び半導体装置の製造方法に関する。
続きを表示(約 2,400 文字)
【背景技術】
【0002】
近年、高電子移動度トランジスタ(high electron mobility transistor:HEMT)が、マイクロ波又はミリ波等の周波数帯域用の増幅器、及び、光通信における信号処理回路等に多用されている。高周波帯域で用いられるHEMTにおいては、ゲート電極の電気抵抗の高周波信号への影響が顕著になりやすい。そこで、高周波特性と機械的強度との両立を目的として下部ゲート電極及び上部ゲート電極を備えたHEMTが提案されている(特許文献1)。
【先行技術文献】
【特許文献】
【0003】
特開2018-182057号公報
特開2004-95637号公報
特開2000-353708号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
しかしながら、特許文献1に記載のHEMTには、上部ゲート電極とソース電極及びドレイン電極との間の寄生容量を抑制するために、上部ゲート電極用にアスペクト比が大きい開口部が必要とされる。このようなアスペクト比が大きい開口部を、実際に高精度で製造することは極めて困難である。特に、サブテラヘルツ帯で使用されるHEMTにおいては、寄生容量の低減のためにゲート長が100nm以下程度と小さく、また、ソース電極とドレイン電極との間の距離も小さいため、アスペクト比が大きい開口部の形成は特に困難である。
【0005】
本開示の目的は、ゲート電極の電気抵抗の高周波信号への影響を抑制することができる半導体装置及び半導体装置の製造方法を提供することにある。
【課題を解決するための手段】
【0006】
本開示の一形態によれば、電子走行層及び電子供給層を含む半導体層と、前記半導体層の上に設けられたゲート電極、ソース電極及びドレイン電極と、前記ゲート電極に接続された金属膜と、を有し、前記半導体層は、活性領域と、平面視で前記活性領域を囲む不活性領域と、を有し、前記ゲート電極は、平面視で、前記活性領域と重なる第1領域と、前記第1領域を間に挟み、いずれも前記不活性領域と重なる2つの第2領域と、を有し、前記金属膜は、2つの前記第2領域に接触する半導体装置が提供される。
【発明の効果】
【0007】
本開示によれば、ゲート電極の電気抵抗の高周波信号への影響を抑制することができる。
【図面の簡単な説明】
【0008】
第1実施形態に係る半導体装置における電極及び金属膜のレイアウトを示す図である。
第1実施形態に係る半導体装置を示す断面図(その1)である。
第1実施形態に係る半導体装置を示す断面図(その2)である。
第1実施形態に係る半導体装置の製造方法を示す断面図(その1)である。
第1実施形態に係る半導体装置の製造方法を示す断面図(その2)である。
第1実施形態に係る半導体装置の製造方法を示す断面図(その3)である。
第1実施形態に係る半導体装置の製造方法を示す断面図(その4)である。
第1実施形態に係る半導体装置の製造方法を示す断面図(その5)である。
第1実施形態に係る半導体装置の製造方法を示す断面図(その6)である。
第1実施形態に係る半導体装置の製造方法を示す断面図(その7)である。
第1実施形態に係る半導体装置の製造方法を示す断面図(その8)である。
第1実施形態に係る半導体装置の製造方法を示す断面図(その9)である。
第1実施形態に係る半導体装置の製造方法を示す断面図(その10)である。
第1実施形態に係る半導体装置の製造方法を示す断面図(その11)である。
第1実施形態に係る半導体装置の製造方法を示す断面図(その12)である。
第1実施形態に係る半導体装置の製造方法を示す断面図(その13)である。
第1実施形態に係る半導体装置の製造方法を示す断面図(その14)である。
第1実施形態に係る半導体装置の製造方法を示す断面図(その15)である。
第1実施形態に係る半導体装置の製造方法を示す断面図(その16)である。
第2実施形態に係る半導体装置における電極及び金属膜のレイアウトを示す図である。
【発明を実施するための形態】
【0009】
以下、本開示の実施形態について添付の図面を参照しながら具体的に説明する。なお、本明細書及び図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複した説明を省くことがある。本明細書及び図面において、X1-X2方向、Y1-Y2方向、Z1-Z2方向を相互に直交する方向とする。X1-X2方向及びY1-Y2方向を含む面をXY面とし、Y1-Y2方向及びZ1-Z2方向を含む面をYZ面とし、Z1-Z2方向及びX1-X2方向を含む面をZX面とする。便宜上、Z1方向を上方向、Z2方向を下方向とする。また、本開示において平面視とは、Z1側から対象物を視ることをいう。
【0010】
(第1実施形態)
第1実施形態について説明する。第1実施形態は、高電子移動度トランジスタ(HEMT)を含む半導体装置に関する。図1は、第1実施形態に係る半導体装置における電極及び金属膜のレイアウトを示す図である。図2及び図3は、第1実施形態に係る半導体装置を示す断面図である。図2は図1中のII-II線に沿った断面図に相当する。図3は図1中のIII-III線に沿った断面図に相当する。
(【0011】以降は省略されています)
この特許をJ-PlatPatで参照する
関連特許
富士通株式会社
光信号増幅
25日前
富士通株式会社
半導体デバイス
17日前
富士通株式会社
評価装置及び評価方法
9日前
富士通株式会社
生命体の感知方法と装置
18日前
富士通株式会社
半導体装置及び実装方法
2日前
富士通株式会社
算出方法及び算出プログラム
1か月前
富士通株式会社
介入方法及び介入プログラム
10日前
富士通株式会社
光通信装置および伝送制御方法
1か月前
富士通株式会社
ヘテロ積層デバイスの製造方法
4日前
富士通株式会社
生体の位置の検出方法及び装置
18日前
富士通株式会社
電力分配回路、及び、電力合成回路
18日前
富士通株式会社
介入支援方法、介入支援プログラム
24日前
富士通株式会社
機器特定方法及び機器特定プログラム
18日前
富士通株式会社
分散学習プログラム、方法、及び装置
4日前
富士通株式会社
画像探索方法及び画像探索プログラム
1か月前
富士通株式会社
セキュリティポリシーの判定及び適用
12日前
富士通株式会社
パケット制御回路及びパケット制御方法
16日前
富士通株式会社
制御プログラム,制御方法及び制御装置
1か月前
富士通株式会社
画像識別方法および画像識別プログラム
1か月前
富士通株式会社
作業割当方法および作業割当プログラム
23日前
富士通株式会社
信号の暗号化に関する方法及びシステム
23日前
富士通株式会社
計算資源管理装置及び計算資源管理方法
1か月前
富士通株式会社
推定プログラム、推定方法および推定装置
9日前
富士通株式会社
プログラム、評価方法および情報処理装置
1か月前
富士通株式会社
監視プログラム,監視装置および監視方法
1か月前
富士通株式会社
オブジェクトの計数装置、方法及び電子機器
9日前
富士通株式会社
習熟度推定方法および習熟度推定プログラム
25日前
富士通株式会社
推定プログラム、機械学習方法、及び推定装置
10日前
富士通株式会社
設定プログラム、設定方法および情報処理装置
1か月前
富士通株式会社
特定プログラム、特定方法および情報処理装置
1か月前
富士通株式会社
パターン抽出方法及びパターン抽出プログラム
1か月前
富士通株式会社
プログラム、情報処理方法および情報処理装置
1か月前
富士通株式会社
検出プログラム、検出方法および情報処理装置
1か月前
富士通株式会社
判定プログラム、判定方法および情報処理装置
1か月前
富士通株式会社
評価プログラム,評価方法および情報処理装置
12日前
富士通株式会社
情報処理装置、情報処理方法およびプログラム
6日前
続きを見る
他の特許を見る