TOP特許意匠商標
特許ウォッチ Twitter
10個以上の画像は省略されています。
公開番号2024069147
公報種別公開特許公報(A)
公開日2024-05-21
出願番号2023176455
出願日2023-10-12
発明の名称プロセッサシステム
出願人富士電機株式会社
代理人インフォート弁理士法人
主分類G06F 21/57 20130101AFI20240514BHJP(計算;計数)
要約【課題】複数のプロセッサを備えるプロセッサシステムにおいて、いずれかのプロセッサに不正なファームウェアが書き込まれたときに、その影響を回避または緩和する。
【解決手段】プロセッサシステムは、複数のプロセッサおよび複数のプロセッサの通信を制御するマスタプロセッサを備える。複数のプロセッサの通信がマスタプロセッサを介して行われる。マスタプロセッサは、同時に複数の通信セッションを設定しない単一セッション方式で複数のプロセッサの通信を制御する。複数のプロセッサの中の第1のプロセッサに係わる通信セッションが終了したときに、マスタプロセッサは、第1のプロセッサに係わる通信セッションが終了したことを、複数のプロセッサの中の第2のプロセッサに通知する。第2のプロセッサは、第1のプロセッサのファームウェアが正規のファームウェアであるか否かを検証する。
【選択図】図5


特許請求の範囲【請求項1】
複数のプロセッサおよび前記複数のプロセッサの通信を制御するマスタプロセッサを備えるプロセッサシステムであって、
前記複数のプロセッサの通信が前記マスタプロセッサを介して行われる構成であり、
前記マスタプロセッサは、同時に複数の通信セッションを設定しない単一セッション方式で前記複数のプロセッサの通信を制御する構成であり、
前記複数のプロセッサの中の第1のプロセッサに係わる通信セッションが終了したときに、前記マスタプロセッサは、前記第1のプロセッサに係わる通信セッションが終了したことを、前記複数のプロセッサの中の第2のプロセッサに通知し、
前記第2のプロセッサは、前記第1のプロセッサのファームウェアが正規のファームウェアであるか否かを検証する
ことを特徴とするプロセッサシステム。
続きを表示(約 1,900 文字)【請求項2】
前記第2のプロセッサが前記第1のプロセッサのファームウェアを検証するときは、前記マスタプロセッサは、前記第1のプロセッサと前記第2のプロセッサとの間に通信セッションを設定する
ことを特徴とする請求項1に記載のプロセッサシステム。
【請求項3】
前記第2のプロセッサは、前記第1のプロセッサのファームウェアが正規のファームウェアであると判定したときは、前記第1のプロセッサのファームウェアが正規のファームウェアであることを表す検証結果を前記第1のプロセッサに通知し、
前記第1のプロセッサは、前記検証結果に応じて、自分のファームウェアのバックアップを、前記複数のプロセッサにより共用されるストレージに保存する
ことを特徴とする請求項1に記載のプロセッサシステム。
【請求項4】
前記第2のプロセッサは、前記第1のプロセッサのファームウェアが正規のファームウェアであるか否かを表す検証結果を前記マスタプロセッサに通知する
ことを特徴とする請求項1に記載のプロセッサシステム。
【請求項5】
前記複数のプロセッサにそれぞれ実装されるファームウェアのバックアップが当該プロセッサシステム内に保存されており、
前記第1のプロセッサのファームウェアが正規のファームウェアでないと判定されたときに、前記第2のプロセッサまたは前記検証結果に応じて前記マスタプロセッサにより指定される第3のプロセッサは、当該プロセッサシステム内に保存されている前記第1のプロセッサのファームウェアのバックアップを、前記第1のプロセッサに実装されているファームウェアに対して上書きする
ことを特徴とする請求項4に記載のプロセッサシステム。
【請求項6】
前記マスタプロセッサは、前記第1のプロセッサのファームウェアが正規のファームウェアでないことを表す検証結果を前記第2のプロセッサから受信すると、前記第2のプロセッサまたは前記第3のプロセッサから前記第1のプロセッサに信号を送信するための通信セッションを設定する
ことを特徴とする請求項5に記載のプロセッサシステム。
【請求項7】
前記複数のプロセッサにそれぞれ実装されるファームウェアのバックアップが当該プロセッサシステム内に保存されており、
前記マスタプロセッサは、前記第1のプロセッサのファームウェアが正規のファームウェアでないことを表す検証結果を受け取ると、当該プロセッサシステム内に保存されている前記第1のプロセッサのファームウェアのバックアップを、前記第1のプロセッサに実装されているファームウェアに対して上書きする
ことを特徴とする請求項4に記載のプロセッサシステム。
【請求項8】
前記第1のプロセッサのファームウェアが正規のファームウェアでないと判定されたときに、前記第2のプロセッサまたは前記検証結果に応じて前記マスタプロセッサにより指定される第3のプロセッサは、正規のファームウェアでないと判定された前記ファームウェアを前記複数のプロセッサから隔離された状態で保存する
ことを特徴とする請求項4に記載のプロセッサシステム。
【請求項9】
前記マスタプロセッサは、前記第1のプロセッサのファームウェアが正規のファームウェアでないことを表す検証結果を受け取ると、正規のファームウェアでないと判定された前記ファームウェアを前記複数のプロセッサから隔離された状態で保存する
ことを特徴とする請求項4に記載のプロセッサシステム。
【請求項10】
複数のプロセッサおよび前記複数のプロセッサの通信を制御するマスタプロセッサを備えるプロセッサシステムであって、
当該プロセッサシステムの外部に設けられる情報処理装置により、前記複数のプロセッサの中の第1のプロセッサの内部データが変更されたときに、前記マスタプロセッサは、前記情報処理装置と前記複数のプロセッサの中の第2のプロセッサとの間に通信コネクションを確立し、
前記第2のプロセッサは、前記第1のプロセッサの内部データの変更内容を表す変更履歴および前記変更履歴に対する署名を前記情報処理装置から受信し、
前記第2のプロセッサは、前記署名を検証することで、前記第1のプロセッサの内部データが正規の変更要求者により変更されたか否かを判定する
ことを特徴とするプロセッサシステム。
(【請求項11】以降は省略されています)

発明の詳細な説明【技術分野】
【0001】
本発明は、各プロセッサにファームウェアが実装されるプロセッサシステムに係わる。
続きを表示(約 1,800 文字)【背景技術】
【0002】
従来から、複数のプロセッサが連携して処理を実行するプロセッサシステムにおいて、各プロセッサにファームウェアを実装する構成が実用化されている。この場合、プロセッサシステムは、各プロセッサのファームウェアを更新できるように構成されていることが好ましい。
【0003】
ただし、各プロセッサのファームウェアを更新可能な構成においては、攻撃者により、1または複数のプロセッサに対して不正なファームウェアが書き込まれるおそれがある。このため、不正なファームウェアの書込みに対する対策が提案されている。
【0004】
例えば、特許文献1に記載される機器は、複数の制御部と、外部の管理装置から複数の制御部にファームウェアをダウンロードするための通信部を備える。複数の制御部のうちの第1の制御部は、他の制御部に対して所定の通信を行うことにより、所定の通信に対する応答の有無によって他の制御部の異常を判定する異常判定部を備える。そして、この異常判定部は、他の制御部がファームウェアを更新しているファームウェア更新期間において、他の制御部に対する異常判定を無効とする。この構成により、適切な異常判定が可能になる。
【先行技術文献】
【特許文献】
【0005】
特開2020-133958号公報
【発明の概要】
【発明が解決しようとする課題】
【0006】
上述したように、複数のプロセッサにそれぞれファームウェアが実装される構成において、不正なファームウェアの書込みを監視する方法が提案されている。ただし、従来技術では、不正なファームウェアが書き込まれてしまうと、相互監視による異常判定を行う時点で不正なファームウェアが動作してしまうことがある。そして、この場合、相互監視による異常判定が機能しないことがある。
【0007】
本発明の1つの側面に係わる目的は、複数のプロセッサを備えるプロセッサシステムにおいて、いずれかのプロセッサに不正なファームウェアが書き込まれたときに、その影響を回避または緩和することである。
【課題を解決するための手段】
【0008】
本発明の1つの態様のプロセッサシステムは、複数のプロセッサおよび前記複数のプロセッサの通信を制御するマスタプロセッサを備える。このプロセッサシステムは、前記複数のプロセッサの通信が前記マスタプロセッサを介して行われる構成であり、また、前記マスタプロセッサは、同時に複数の通信セッションを設定しない単一セッション方式で前記複数のプロセッサの通信を制御する構成である。前記複数のプロセッサの中の第1のプロセッサに係わる通信セッションが終了したときに、前記マスタプロセッサは、前記第1のプロセッサに係わる通信セッションが終了したことを、前記複数のプロセッサの中の第2のプロセッサに通知する。前記第2のプロセッサは、前記第1のプロセッサのファームウェアが正規のファームウェアであるか否かを検証する。
【0009】
また、本発明の他の態様のプロセッサシステムは、複数のプロセッサおよび前記複数のプロセッサの通信を制御するマスタプロセッサを備える。このプロセッサシステムは、当該プロセッサシステムの外部に設けられる情報処理装置により、前記複数のプロセッサの中の第1のプロセッサの内部データが変更されたときに、前記マスタプロセッサは、前記情報処理装置と前記複数のプロセッサの中の第2のプロセッサとの間に通信コネクションを確立し、前記第2のプロセッサは、前記第1のプロセッサの内部データの変更内容を表す変更履歴および前記変更履歴に対する署名を前記情報処理装置から受信し、前記第2のプロセッサは、前記署名を検証することで、前記第1のプロセッサの内部データが正規の変更要求者により変更されたか否かを判定する。
【発明の効果】
【0010】
上述の態様によれば、複数のプロセッサを備えるプロセッサシステムにおいて、いずれかのプロセッサに不正なファームウェアが書き込まれたときに、その影響を回避または緩和できる。
【図面の簡単な説明】
(【0011】以降は省略されています)

この特許をJ-PlatPatで参照する

関連特許

富士電機株式会社
戸閉装置
23日前
富士電機株式会社
電源装置
1か月前
富士電機株式会社
自動販売機
今日
富士電機株式会社
自動販売機
1か月前
富士電機株式会社
半導体装置
15日前
富士電機株式会社
半導体装置
15日前
富士電機株式会社
半導体装置
15日前
富士電機株式会社
半導体装置
27日前
富士電機株式会社
半導体装置
1か月前
富士電機株式会社
半導体装置
1か月前
富士電機株式会社
管理サーバ
1か月前
富士電機株式会社
半導体装置
22日前
富士電機株式会社
ガス遮断器
1か月前
富士電機株式会社
半導体装置
2日前
富士電機株式会社
半導体装置
1か月前
富士電機株式会社
半導体装置
1か月前
富士電機株式会社
ショーケース
15日前
富士電機株式会社
電力変換装置
14日前
富士電機株式会社
電力変換装置
1か月前
富士電機株式会社
物品収納装置
1か月前
富士電機株式会社
制御回路、回路
1か月前
富士電機株式会社
省エネ制御装置
2日前
富士電機株式会社
物理量出力回路
1か月前
富士電機株式会社
無停電電源装置
24日前
富士電機株式会社
半導体モジュール
1か月前
富士電機株式会社
燃料電池発電装置
1か月前
富士電機株式会社
半導体モジュール
24日前
富士電機株式会社
半導体モジュール
1か月前
富士電機株式会社
半導体モジュール
1か月前
富士電機株式会社
応力解析システム
7日前
富士電機株式会社
プロセッサシステム
23日前
富士電機株式会社
炭化珪素半導体装置
1か月前
富士電機株式会社
レーザ式ガス分析計
7日前
富士電機株式会社
金属検知用アンテナ
27日前
富士電機株式会社
冷却器、電力変換装置
24日前
富士電機株式会社
半導体装置の製造方法
24日前
続きを見る