特許ウォッチ

公開番号2024066844
公報種別公開特許公報(A)
公開日2024-05-16
出願番号2022176590
出願日2022-11-02
発明の名称半導体装置
出願人株式会社デンソー
代理人個人,個人,個人
主分類H02M 7/48 20070101AFI20240509BHJP(電力の発電,変換,配電)
要約【課題】インダクタンスを低減できる半導体装置を提供すること。
【解決手段】第1配線50は、ヒートシンク51と、正極端子52を有する。第2配線60は、Y方向においてヒートシンク51と並んで配置されたヒートシンク61と、出力端子62を有する。第3配線80は、クリップ81と、負極端子82を有する。半導体素子40Hはヒートシンク51に配置され、ドレイン電極40Dがヒートシンク51に接続されている。半導体素子40Lはヒートシンク61に配置され、ドレイン電極40Dがヒートシンク61に接続されている。クリップ70は、半導体素子40Hのソース電極40Sとヒートシンク61を接続している。第3配線80のクリップ81は、半導体素子40Lのソース電極40Sに接続されている。第3配線80は、第1配線50およびクリップ70と並走している。
【選択図】図6
特許請求の範囲【請求項１】
少なくとも一相分の上下アーム回路（９）を構成する半導体装置であって、
前記上下アーム回路のアームのひとつを構成する第１素子（４０Ｈ）と、前記上下アーム回路のアームの他のひとつを構成する第２素子（４０Ｌ）と、を含み、一面に設けられた第１主電極および前記一面とは板厚方向において反対の裏面に設けられた第２主電極をそれぞれ有する複数の半導体素子（４０）と、
前記第１素子が配置され、前記第１素子の第１主電極が接続された第１搭載部（５１）と、前記第１搭載部に連なる第１電源端子部（５２）と、を有する第１配線（５０）と、
前記板厚方向に直交する一方向において前記第１搭載部と並んで配置され、前記第２素子が配置されて前記第２素子の第１主電極が接続された第２搭載部（６１）と、前記第２搭載部に連なる出力端子部（６２）と、を有する第２配線（６０）と、
前記第１素子の第２主電極と前記第２搭載部とを電気的に接続するクリップ（７０）と、
前記第２素子の第２主電極が接続された接続部（８１）と、前記接続部に連なる第２電源端子部（８２）と、を有する第３配線（８０）と、
を備え、
前記第３配線が、前記第１配線および前記クリップと並走している、半導体装置。
続きを表示（約 380 文字）【請求項２】
前記第３配線は、前記板厚方向の平面視において、前記クリップの全長にわたって並走している、請求項１に記載の半導体装置。
【請求項３】
前記第３配線は、前記第１配線および前記クリップと、前記板厚方向において対向しつつ並走している、請求項１または請求項２に記載の半導体装置。
【請求項４】
前記第３配線は、前記第１配線および前記クリップと、前記第１搭載部と前記第２搭載部の並び方向および前記板厚方向の両方向に直交する方向において対向しつつ並走している、請求項１または請求項２に記載の半導体装置。
【請求項５】
前記クリップは第１クリップであり、
前記第３配線は、前記接続部を含む第２クリップと、前記第２電源端子部を含み、前記第２クリップに接続された端子を含む、請求項１に記載の半導体装置。

発明の詳細な説明【技術分野】
【０００１】
この明細書における開示は、半導体装置に関する。
続きを表示（約 2,100 文字）【背景技術】
【０００２】
特許文献１は、上下アーム回路を構成する半導体装置を開示している。先行技術文献の記載内容は、この明細書における技術的要素の説明として、参照により援用される。
【先行技術文献】
【特許文献】
【０００３】
特開２０１５－１８６４３８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
上下アーム回路のインダクタンスが大きいと、スイッチング時に発生するサージ電圧が大きくなる。スイッチング速度を制限することでサージ電圧を低くすることも可能であるが、スイッチング損失が増大する。
【０００５】
特許文献１では、電源端子である正極端子および負極端子の並走配置と、電源端子と対応するヒートシンクとをつなぐ連結部の並走配置とにより、インダクタンスの低減を図っている。しかしながら、インダクタンスのさらなる低減が望まれている。上記した観点において、または言及されていない他の観点において、半導体装置にはさらなる改良が求められている。
【０００６】
開示されるひとつの目的は、インダクタンスを低減できる半導体装置を提供することにある。
【課題を解決するための手段】
【０００７】
ここに開示された半導体装置は、
少なくとも一相分の上下アーム回路（９）を構成する半導体装置であって、
上下アーム回路のアームのひとつを構成する第１素子（４０Ｈ）と、上下アーム回路のアームの他のひとつを構成する第２素子（４０Ｌ）と、を含み、一面に設けられた第１主電極および一面とは板厚方向において反対の裏面に設けられた第２主電極をそれぞれ有する複数の半導体素子（４０）と、
第１素子が配置され、第１素子の第１主電極が接続された第１搭載部（５１）と、第１搭載部に連なる第１電源端子部（５２）と、を有する第１配線（５０）と、
板厚方向に直交する一方向において第１搭載部と並んで配置され、第２素子が配置されて第２素子の第１主電極が接続された第２搭載部（６１）と、第２搭載部に連なる出力端子部（６２）と、を有する第２配線（６０）と、
第１素子の第２主電極と第２搭載部とを電気的に接続するクリップ（７０）と、
第２素子の第２主電極が接続された接続部（８１）と、接続部に連なる第２電源端子部（８２）と、を有する第３配線（８０）と、
を備え、
第３配線が、第１配線およびクリップと並走している。
【０００８】
開示の半導体装置によれば、第１素子の第２主電極と出力端子部を含む第２配線との接続に、クリップを用いている。そして、第２電源端子部を含む第３配線が、第１電源端子部を含む第１配線だけでなく、クリップと並走している。つまり第３配線は、第１素子の第２主電極と上下アーム回路の接続点（中点）とをつなぐ配線部分とも並走している。上記した並走配置により、上下アーム回路においてインダクタンスを効果的に低減することができる。
【０００９】
この明細書における開示された複数の態様は、それぞれの目的を達成するために、互いに異なる技術的手段を採用する。請求の範囲およびこの項に記載した括弧内の符号は、後述する実施形態の部分との対応関係を例示的に示すものであって、技術的範囲を限定することを意図するものではない。この明細書に開示される目的、特徴、および効果は、後続の詳細な説明、および添付の図面を参照することによってより明確になる。
【図面の簡単な説明】
【００１０】
第１実施形態に係る半導体装置が適用される電力変換装置の回路構成を示す図である。
半導体装置を示す平面図である。
図２のIII-III線に沿う断面図である。
図２に対して封止体を省略した状態を示す図である。
半導体モジュールを示す断面図である。
図３に対して封止体を省略した状態を示す図である。
変形例を示す図である。
変形例を示す図である。
第２実施形態に係る半導体装置を示す断面図である。
封止体を省略した状態を示す平面図である。
図９に対して封止体を省略した状態を示す図である。
第３実施形態に係る電力変換装置の回路構成を示す図である。
半導体装置を示す平面図である。
変形例を示す図である。
第４実施形態に係る半導体装置を示す平面図である。
変形例を示す図である。
その他変形例を示す図である。
その他変形例を示す図である。
その他変形例を示す図である。
その他変形例を示す図である。
その他変形例を示す図である。
その他変形例を示す図である。
その他変形例を示す図である。
その他変形例を示す図である。
その他変形例を示す図である。
【発明を実施するための形態】
（【００１１】以降は省略されています）

関連特許