特許ウォッチ

公開番号2024066257
公報種別公開特許公報(A)
公開日2024-05-15
出願番号2022175731
出願日2022-11-01
発明の名称半導体装置及びその製造方法
出願人富士電機株式会社
代理人個人,個人
主分類H01L 29/872 20060101AFI20240508BHJP(基本的電気素子)
要約【課題】順方向サージ電流耐量及び順方向電圧の両特性の改善が可能となる半導体装置を提供する。
【解決手段】第1導電型のドリフト層2と、ドリフト層2の上面側に設けられた複数のトレンチ3a～3dと、トレンチ3a～3dに挟まれたメサ部10a～10eの少なくとも側部に、ドリフト層2に接して設けられた第2導電型のアノード領域5a～5eと、トレンチ3a～3dに埋め込まれたアノード電極(6a～6e,7,8)と、第1導電型のカソード領域1を備え、メサ部10a～10eが隣り合う第1メサ部及び第2メサ部を有し、第1メサ部の一方の側面においてアノード領域5a～5eが露出し、アノード領域5a～5eとアノード電極(6a～6e,7,8)とがオーミック接合し、第1メサ部の他方の側面、又は第2メサ部の第1メサ部側の一方の側面においてドリフト層2が露出し、ドリフト層2とアノード電極(6a～6e,7,8)がショットキー接合する。
【選択図】図2
特許請求の範囲【請求項１】
半導体基板の上面側に設けられた第１導電型のドリフト層と、
前記ドリフト層の上面側に設けられた複数のトレンチと、
前記半導体基板の隣り合う前記トレンチに挟まれたメサ部の少なくとも側部に、前記ドリフト層に接して設けられた第２導電型のアノード領域と、
前記トレンチに埋め込まれたアノード電極と、
前記半導体基板の下面側に設けられた第１導電型のカソード領域と、
を備え、
前記メサ部が隣り合う第１メサ部及び第２メサ部を有し、
前記第１メサ部の一方の側面において前記アノード領域が露出し、前記アノード領域と前記アノード電極とがオーミック接合し、
前記第１メサ部の他方の側面、及び前記第２メサ部の前記第１メサ部側の一方の側面の少なくともいずれかにおいて前記ドリフト層が露出し、前記ドリフト層と前記アノード電極がショットキー接合する
半導体装置。
続きを表示（約 960 文字）【請求項２】
前記半導体基板が炭化珪素で構成されている
請求項１に記載の半導体装置の製造方法。
【請求項３】
前記第１メサ部の前記一方の側面が前記第２メサ部側であり、
前記第１メサ部の前記他方の側面、及び前記第２メサ部の前記一方の側面において前記ドリフト層が露出し、前記ドリフト層と前記アノード電極がショットキー接合し、
前記第２メサ部の他方の側面において前記アノード領域が露出し、前記アノード領域と前記アノード電極とがオーミック接合する
請求項１又は２に記載の半導体装置。
【請求項４】
前記アノード領域が、更に前記第１および第２メサ部の上部に設けられている
請求項１又は２に記載の半導体装置。
【請求項５】
前記アノード領域が、更に前記トレンチの底部に設けられている
請求項１又は２に記載の半導体装置。
【請求項６】
前記トレンチの底部に設けられ、前記アノード領域よりも低不純物濃度の第２導電型の保護領域を更に備える
請求項１又は２に記載の半導体装置。
【請求項７】
前記アノード電極が、
前記アノード領域に接して設けられ、前記アノード領域とオーミック接合するオーミック電極と、
前記オーミック電極及び前記ドリフト層に接して設けられ、前記ドリフト層とショットキー接合するショットキー電極と、
を備える
請求項１又は２に記載の半導体装置。
【請求項８】
前記トレンチが平面パターン上、ストライプ状に延伸する
請求項１又は２に記載の半導体装置。
【請求項９】
前記アノード電極が、前記アノード領域及び前記ドリフト層に接して設けられ、前記アノード領域とオーミック接合し、且つ前記ドリフト層とショットキー接合するショットキー電極を備える
請求項１又は２に記載の半導体装置。
【請求項１０】
前記トレンチの下面の一部において前記ドリフト層が露出し、前記ドリフト層と前記アノード電極がショットキー接合する
請求項１又は２に記載の半導体装置。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本発明は、半導体装置及びその製造方法に関する。
続きを表示（約 1,700 文字）【背景技術】
【０００２】
炭化珪素（ＳｉＣ）からなるダイオードとして、ｎ型ドリフト層を構成するｎ型エピタキシャル成長層の設計仕様を薄い厚さ及び高い不純物濃度に設定可能であることから、ショットキーバリアダイオード（ＳＢＤ）が一般的に使用されている。
【０００３】
ＳｉＣからなるＳＢＤでは、半導体基板とアノード電極との接合面での電界強度が高く、逆方向電圧の印加時にショットキー障壁を電子がトンネリングすることに起因する逆方向リーク電流の増大や、ＳｉＣ固有の表面欠陥に起因する逆方向リーク電流の増大という問題がある。このため、半導体基板の上面側にショットキー接合（接触）とｐｎ接合とを混在させたジャンクションバリアショットキー（ＪＢＳ）構造を採用することが検討されている。
【０００４】
ＪＢＳ構造では、ｎ型ドリフト層の上面側に複数のｐ型領域を形成し、複数のｐ型領域のそれぞれとｎ型ドリフト層とによりｐｎ接合を形成する、また、ｐ型領域の間のドリフト層とショットキー電極とによりショットキー接合を形成する。ＪＢＳ構造を採用することで、半導体基板とアノード電極との接合面での電界強度を低くすることができ、逆方向リーク電流を抑制することができる。
【０００５】
ＪＢＳ構造のＳＢＤにおいて、順方向サージ電流（ＩＦＳＭ）耐量を改善するために、ｐｎ接合を形成するｐ型領域とオーミック接合（接触）するオーミック電極を形成することにより、ｐｎ接合部に局所的にサージ電流を流し、順方向サージ電流耐量を改善することが検討されている。
【０００６】
特許文献１は、素子領域に形成されたトレンチの下部をｐ型のアノード領域で埋めてｐｎダイオードを構成し、トレンチの上部をアノード電極で埋めてＳＢＤを構成する構造を開示する。特許文献２は、半導体基板の表面に設けられた凹み部の下側にｐ型領域を設け、凹み部をショットキー電極で埋めた構成を開示する。
【先行技術文献】
【特許文献】
【０００７】
特許第６４００５４４号明細書
特許第５６００４１１号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００８】
ＪＢＳ構造のＳＢＤにおいて、順方向サージ電流耐量を改善するために、同一平面上にショットキー接合及びオーミック接合を形成する場合、ショットキー接合とオーミック接合とで面積を取り合うこととなる。このため、オーミック接合の面積を増加させると順方向サージ電流耐量は改善するものの、ショットキー接合の面積が減少するため、順方向電圧（ＶＦ）が悪化する。このように、順方向サージ電流耐量及び順方向電圧にはトレードオフの関係があり、順方向サージ電流耐量及び順方向電圧の両特性を改善することは困難である。
【０００９】
本発明は、順方向サージ電流耐量及び順方向電圧の両特性の改善が可能となる半導体装置及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１０】
上記目的を達成するために、本発明の一態様は、（ａ）半導体基板の上面側に設けられた第１導電型のドリフト層と、（ｂ）ドリフト層の上面側に設けられた複数のトレンチと、（ｃ）半導体基板の隣り合うトレンチに挟まれたメサ部の少なくとも側部に、ドリフト層に接して設けられた第２導電型のアノード領域と、（ｄ）トレンチに埋め込まれたアノード電極と、（ｅ）半導体基板の下面側に設けられた第１導電型のカソード領域と、を備え、メサ部が隣り合う第１メサ部及び第２メサ部を有し、第１メサ部の一方の側面においてアノード領域が露出し、アノード領域とアノード電極とがオーミック接合し、第１メサ部の他方の側面、及び第２メサ部の第１メサ部側の一方の側面の少なくともいずれかにおいてドリフト層が露出し、ドリフト層とアノード電極がショットキー接合する半導体装置であることを要旨とする。
（【００１１】以降は省略されています）

関連特許