特許ウォッチ

公開番号2024064782
公報種別公開特許公報(A)
公開日2024-05-14
出願番号2022173642
出願日2022-10-28
発明の名称抵抗変化素子の書き込み回路、及び半導体装置
出願人ナノブリッジ・セミコンダクター株式会社
代理人弁理士法人太陽国際特許事務所
主分類G11C 13/00 20060101AFI20240507BHJP(情報記憶)
要約【課題】抵抗変化素子の抵抗状態を変化させる書き込み動作を行う際に、抵抗変化素子の素子破壊を抑制しつつ、書き込み時間を短縮する。
【解決手段】書き込み電流経路30は、書き込み電圧Vwと接地電圧VSSとの間に抵抗変化素子R0と書き込みトランジスタM0とが直列に接続され、書き込み動作を行うための書き込み電流Iwが流れる。レプリカ電流経路20は、書き込みトランジスタM0と略同一特性のレプリカ書き込みトランジスタMR0のドレイン端子が電流源12に接続され、ソース端子が接地電圧VSSに接続され、書き込み電流Iwの電流値に基づいて設定されたレプリカ電流Iwrが流れる。差動アンプ11は、書き込み電圧Vwが反転入力端子に接続され、電流源12の出力端子の電圧が非反転入力端子に接続され、出力端子からの制御電圧Vbを書き込みトランジスタM0及びレプリカ書き込みトランジスタMR0のゲート端子にそれぞれ供給する。
【選択図】図5
特許請求の範囲【請求項１】
２つの電極間に印加される電圧の向きに応じて抵抗状態が変化する抵抗変化素子に対して、抵抗状態を低抵抗状態から高抵抗状態に変化させる書き込み動作を行うための抵抗変化素子の書き込み回路であって、
前記抵抗変化素子に対する書き込み動作を行うための書き込み電圧と当該書き込み電圧よりも低い接地電圧との間に前記抵抗変化素子と書き込みトランジスタとが直列に接続され、前記抵抗変化素子の書き込み動作を行うための書き込み電流が流れる書き込み電流経路と、
電流源と、
前記書き込みトランジスタと略同一特性のレプリカ書き込みトランジスタを有し、前記レプリカ書き込みトランジスタのドレイン端子が前記電流源に接続され、前記レプリカ書き込みトランジスタのソース端子が前記接地電圧に接続され、前記抵抗変化素子に流したい書き込み電流の電流値に基づいて設定されたレプリカ電流が流れるレプリカ電流経路と、
前記書き込み電圧が反転入力端子に接続され、前記電流源の出力端子の電圧が非反転入力端子に接続され、出力端子から出力された制御電圧を前記書き込みトランジスタ及び前記レプリカ書き込みトランジスタのゲート端子にそれぞれ供給する差動増幅器と、
を有する抵抗変化素子の書き込み回路。
続きを表示（約 3,300 文字）【請求項２】
前記抵抗変化素子は、
活性電極である第１電極と、
不活性電極である第２電極と、
前記第１電極と前記第２電極との間に配置され、前記第１電極を構成する金属元素が拡散可能な固体電解質を含む抵抗変化層と、によって構成され、
前記第１電極の電位が前記第２電極よりも第１閾値電圧分だけ高くなると、前記第１電極を構成する金属元素が前記抵抗変化層に拡散することにより金属架橋が形成されて低抵抗状態となり、
前記第２電極の電位が前記第１電極よりも第２閾値電圧分だけ高くなると、前記抵抗変化層に形成された金属架橋が切断されることにより高抵抗状態となる、
請求項１記載の抵抗変化素子の書き込み回路。
【請求項３】
前記レプリカ電流は、前記書き込み電流よりも大きな電流値に設定されるとともに、前記抵抗変化素子の低抵抗状態における抵抗値の値に応じて設定される請求項１記載の抵抗変化素子の書き込み回路。
【請求項４】
前記レプリカ電流は、前記抵抗変化素子の低抵抗状態における抵抗値のばらつき範囲内に、前記抵抗変化素子において発生する発熱量が最大となる抵抗値が含まれるように設定される請求項３記載の抵抗変化素子の書き込み回路。
【請求項５】
前記レプリカ電流は、前記抵抗変化素子の低抵抗状態における抵抗値のばらつき範囲よりも、前記抵抗変化素子において発生する発熱量が最大となる抵抗値が小さくなるように設定される請求項３記載の抵抗変化素子の書き込み回路。
【請求項６】
前記レプリカ書き込みトランジスタのゲート幅とゲート長が、それぞれ、前記書き込みトランジスタのゲート幅とゲート長と略同一の場合に設定される前記レプリカ電流の電流値がＩｗｒであり、前記書き込みトランジスタのゲート幅とゲート長の比が前記レプリカ書き込みトランジスタのゲート幅とゲート長の比のＫ倍である場合、前記レプリカ電流の電流値はＩｗｒ／Ｋに設定される請求項１記載の抵抗変化素子の書き込み回路。
【請求項７】
２つの電極間に印加される電圧の向きに応じて抵抗状態が変化する抵抗変化素子とセルトランジスタとから構成される複数のメモリセルがビット線対とワード線の交点にそれぞれ配置された記憶装置において、前記抵抗変化素子に対して、抵抗状態を低抵抗状態から高抵抗状態に変化させる書き込み動作を行うための抵抗変化素子の書き込み回路であって、
カラム選択信号により選択されたビット線対に対して所定の電圧を印加するために配置され、前記抵抗変化素子に対する書き込み動作を行うための書き込み電圧に接続されたソース側カラムデコーダと、当該書き込み電圧よりも低い接地電圧に接続されたシンク側カラムデコーダとから構成されたカラムデコーダと、
ロウ選択信号により選択されたワード線に対して所定の電圧を印加するロウデコーダと、を備え、
前記書き込み電圧と前記接地電圧との間に、前記ソース側カラムデコーダ内の第１トランジスタと、前記セルトランジスタと、前記抵抗変化素子と、前記シンク側カラムデコーダ内の書き込みトランジスタと第２トランジスタとが直列に接続され、前記抵抗変化素子の書き込み動作を行うための書き込み電流が流れる書き込み電流経路が形成され、
さらに、電流源と、
前記第１トランジスタと略同一特性の第１レプリカトランジスタと、前記セルトランジスタと略同一特性のレプリカセルトランジスタと、前記書き込みトランジスタと略同一特性のレプリカ書き込みトランジスタと、前記第２トランジスタと略同一特性の第２レプリカトランジスタとが、前記電流源と前記接地電圧との間に直列に接続され、前記抵抗変化素子に流したい書き込み電流の電流値に基づいて設定されたレプリカ電流が流れるレプリカ電流経路と、
前記書き込み電圧が反転入力端子に接続され、前記電流源の出力端子の電圧が非反転入力端子に接続され、出力端子から出力された制御電圧を前記書き込みトランジスタ及びレプリカ書き込みトランジスタのゲート端子にそれぞれ供給する差動増幅器と、を備え、
前記第１トランジスタのゲート端子と前記第１レプリカトランジスタのゲート端子には、動作状態をオン状態とするための同一電圧のカラム選択信号が印加され、前記セルトランジスタのゲート端子と前記レプリカセルトランジスタのゲート端子には、動作状態をオン状態とするための同一電圧のロウ選択信号が印加され、前記第２トランジスタのゲート端子と前記第２レプリカトランジスタのゲート端子には、動作状態をオン状態とするための同一電圧のカラム選択信号が印加される、
抵抗変化素子の書き込み回路。
【請求項８】
２つの電極間に印加される電圧の向きに応じて抵抗状態が変化する抵抗変化素子とセルトランジスタとから構成される複数のメモリセルがビット線対とワード線の交点にそれぞれ配置された記憶装置において、前記抵抗変化素子に対して、抵抗状態を低抵抗状態から高抵抗状態に変化させる書き込み動作を行うための抵抗変化素子の書き込み回路であって、
カラム選択信号により選択されたビット線対に対して所定の電圧を印加するために配置され、前記抵抗変化素子に対する書き込み動作を行うための書き込み電圧に接続されたソース側カラムデコーダと、当該書き込み電圧よりも低い接地電圧に接続されたシンク側カラムデコーダとから構成されたカラムデコーダと、
ロウ選択信号により選択されたワード線に対して所定の電圧を印加するロウデコーダと、を備え、
前記書き込み電圧と前記接地電圧との間に、前記ソース側カラムデコーダ内の第１トランジスタと、前記セルトランジスタと、前記抵抗変化素子と、前記シンク側カラムデコーダ内の第２トランジスタとが直列に接続され、前記抵抗変化素子の書き込み動作を行うための書き込み電流が流れる書き込み電流経路が形成され、
さらに、電流源と、
前記第１トランジスタと略同一特性の第１レプリカトランジスタと、前記セルトランジスタと略同一特性のレプリカセルトランジスタと、前記第２トランジスタと略同一特性の第２レプリカトランジスタとが、前記電流源と前記接地電圧との間に直列に接続され、前記抵抗変化素子に流したい書き込み電流の電流値に基づいて設定されたレプリカ電流が流れるレプリカ電流経路と、
前記書き込み電圧が反転入力端子に接続され、前記電流源の出力端子の電圧が非反転入力端子に接続され、出力端子から出力された制御電圧を前記レプリカセルトランジスタのゲート端子に供給するとともに、前記セルトランジスタのゲート端子に前記ロウデコーダを経由して供給する差動増幅器と、を備え、
前記第１トランジスタのゲート端子と前記第１レプリカトランジスタのゲート端子には、動作状態をオン状態とするための同一電圧のカラム選択信号が印加され、前記第２トランジスタのゲート端子と前記第２レプリカトランジスタのゲート端子には、動作状態をオン状態とするための同一電圧のカラム選択信号が印加される、
抵抗変化素子の書き込み回路。
【請求項９】
前記レプリカ電流経路が、前記書き込みトランジスタと略同一特性のレプリカ書き込みトランジスタと選択トランジスタとを有し前記電流源の出力端子と前記接地電圧との間に並列に接続された複数の部分経路により構成された請求項１記載の抵抗変化素子の書き込み回路。
【請求項１０】
前記複数の選択トランジスタのゲート端子にそれぞれ入力される選択信号により、前記複数の選択トランジスタのうち１つの選択トランジスタのみが導通状態となり、導通状態となる選択トランジスタが予め設定された時間毎に順次切り替わるように制御される請求項９記載の抵抗変化素子の書き込み回路。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本発明は、抵抗変化素子を用いたメモリ、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）等の半導体装置に関し、特に、抵抗変化素子の抵抗状態を変化させる書き込み動作を行うための抵抗変化素子の書き込み回路に関するものである。
続きを表示（約 2,300 文字）【背景技術】
【０００２】
近年、印加される電圧の向きに応じて低抵抗状態と高抵抗状態との間で遷移して、電源が供給されていない状態でも設定された抵抗状態を保持可能な不揮発性の抵抗変化素子を用いたメモリやフィールドプログラマブルゲートアレイが知られている。
【０００３】
特許文献１、特許文献２、および非特許文献１には、配線層に形成された抵抗変化素子により、半導体集積回路の製造後に配線接続の変更を可能とするプログラマブル論理集積回路が開示されている。このようなプログラマブル論理集積回路によれば、製造後の回路の不具合の修正や仕様の変更、半導体集積回路の面積の縮小や電力性能比の向上、さらには、起動時の回路構成情報を読み出す動作の省略が可能となる。
【０００４】
非特許文献２には、配線層に形成された抵抗変化素子を用いた半導体メモリ回路が開示されている。抵抗変化素子を用いた半導体メモリ回路には、書き込み時間が短いという特徴がある。
【０００５】
ここで、抵抗変化素子を用いたメモリ回路に対するデータの書き込み方法として、正常にデータが書き込まれるまで、書き込み動作と、正常にデータが書き込まれたかを確認するための読み出し動作を繰り返すベリファイ書き込み方法が知られている。このようなベリファイ書き込みを行う際に、データの書き込みを繰り返す毎に徐々に書き込み電圧、書き込み電流、書き込みパルス幅を増加することにより、半導体プロセス起因の素子特性のばらつきや、動作電圧や環境温度の変動に対して、安定して書き込みが行うことができる技術が知られている（例えば非特許文献３参照。）。
【先行技術文献】
【特許文献】
【０００６】
特開２００５－１０１５３５号公報
特許第６９３４２５８号公報
【非特許文献】
【０００７】
S.Kaeriyama et al., "A Nonvolatile Programmable Solid-Electrolyte Nanometer Switch", IEEE Journal of Solid-State Circuits,Vol.40(1),pp.168-176,(2005).
M. Tada, "NanoBridge Technology for Embedded Nonvolatile Memory Application", IEEE International Memory Workshop, pp. 101-104., (2022).
Y. Y. Chen et al., "Tailoring switching and endurance / retention reliability characteristics of HfO2 / Hf RRAM with Ti, Al, Si dopants," 2014 Symposium on VLSI Technology (VLSI-Technology): Digest of Technical Papers, 2014, pp. 1-2.
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかし、このような抵抗変化素子では、書き込み電圧が高すぎたり、書き込み電流が大きすぎたりすると、素子破壊が起きてしまう可能性がある。そのため、ベリファイ書き込みを行う場合には、半導体プロセス起因の素子特性ばらつき、動作電圧や環境温度の変動に対して、過剰な書き込み電圧や書き込み電流起因の素子の破壊が起きないように、十分マージンを設けた条件から書き込み動作を開始する必要がある。そのため、繰り返し回数が増加し、書き込み時間が増加するという課題がある。
【０００９】
本発明は以上のような課題を解決するためになされたものであり、本発明の目的は、抵抗変化素子の抵抗状態を変化させる書き込み動作を行う際に、抵抗変化素子の素子破壊を抑制しつつ、書き込み時間を短縮することが可能な抵抗変化素子の書き込み回路、及び半導体装置を提供することである。
【課題を解決するための手段】
【００１０】
本発明の抵抗変化素子の書き込み回路は、２つの電極間に印加される電圧の向きに応じて抵抗状態が変化する抵抗変化素子に対して、抵抗状態を低抵抗状態から高抵抗状態に変化させる書き込み動作を行うための抵抗変化素子の書き込み回路であって、
前記抵抗変化素子に対する書き込み動作を行うための書き込み電圧と当該書き込み電圧よりも低い接地電圧との間に前記抵抗変化素子と書き込みトランジスタとが直列に接続され、前記抵抗変化素子の書き込み動作を行うための書き込み電流が流れる書き込み電流経路と、
電流源と、
前記書き込みトランジスタと略同一特性のレプリカ書き込みトランジスタを有し、前記レプリカ書き込みトランジスタのドレイン端子が前記電流源に接続され、前記レプリカ書き込みトランジスタのソース端子が前記接地電圧に接続され、前記抵抗変化素子に流したい書き込み電流の電流値に基づいて設定されたレプリカ電流が流れるレプリカ電流経路と、
前記書き込み電圧が反転入力端子に接続され、前記電流源の出力端子の電圧が非反転入力端子に接続され、出力端子から出力された制御電圧を前記書き込みトランジスタ及び前記レプリカ書き込みトランジスタのゲート端子にそれぞれ供給する差動増幅器とを有する。
（【００１１】以降は省略されています）

関連特許