特許ウォッチ

公開番号2024064494
公報種別公開特許公報(A)
公開日2024-05-14
出願番号2022173115
出願日2022-10-28
発明の名称半導体素子の製造方法、半導体層支持構造体、および半導体基板
出願人沖電気工業株式会社
代理人個人,個人,個人,個人
主分類H01L 21/02 20060101AFI20240507BHJP(基本的電気素子)
要約【課題】研磨時に半導体層にかかる負荷の低減を目的とする。
【解決手段】半導体素子の製造方法は、サファイヤ基板(11)上に、窒化物半導体を含む半導体層(12)と当該半導体層(12)上に形成された支持体(13)とをそれぞれ含む複数の島を形成する形成工程と、支持体(13)を、粘着部材(14)を介して保持基板(15)に接合する接合工程と、半導体層(12)にレーザ光を照射し、半導体層(12)をサファイヤ基板(11)から剥離する剥離工程と、半導体層(12)のサファイヤ基板(11)から分離された表面(12s)を研磨する研磨工程とを有する。
【選択図】図1

特許請求の範囲【請求項１】
サファイヤ基板上に、窒化物半導体を含む半導体層と当該半導体層上に形成された支持体とをそれぞれ含む複数の島を形成する形成工程と、
前記支持体を、粘着部材を介して保持基板に接合する接合工程と、
前記半導体層にレーザ光を照射し、前記半導体層を前記サファイヤ基板から剥離する剥離工程と、
前記半導体層の前記サファイヤ基板から剥離された表面を研磨する研磨工程と
を有する半導体素子の製造方法。
続きを表示（約 1,000 文字）【請求項２】
前記半導体層は、前記サファイヤ基板と反対側に、前記支持体が形成される形成面を有し、
前記形成面には、当該形成面と平行で且つ互いに直交する第１の方向および第２の方向に延在する溝部が形成され、
前記支持体の一部は前記溝部に入り込み、前記溝部の内面と接合されている
請求項１に記載の半導体素子の製造方法。
【請求項３】
前記支持体は、
前記半導体層上に形成される第１の支持体と、
前記第１の支持体上に形成される第２の支持体と
を有する
請求項１または２に記載の半導体素子の製造方法。
【請求項４】
前記複数の島は、
前記サファイヤ基板上に窒化物半導体を含む半導体薄膜層を形成し、
前記半導体薄膜層を複数の半導体層に分割し、
前記複数の半導体層を覆うように支持体層を形成し、
前記支持体層を、前記半導体層に対応して複数の支持体に分割することにより形成する
請求項１または２に記載の半導体素子の製造方法。
【請求項５】
前記支持体層を複数の支持体に分割する工程では、
前記サファイヤ基板の外周領域に位置する支持体の面積を、前記サファイヤ基板の中央領域に位置する支持体の面積よりも大きく形成する
請求項４に記載の半導体素子の製造方法。
【請求項６】
前記支持体のヤング率は、前記半導体層のヤング率よりも小さい
請求項１または２に記載の半導体素子の製造方法。
【請求項７】
前記支持体の厚さは、前記半導体層の厚さよりも厚い
請求項１または２に記載の半導体素子の製造方法。
【請求項８】
前記粘着部材は、前記半導体層および前記支持体よりも柔らかい
請求項１または２に記載の半導体素子の製造方法。
【請求項９】
前記粘着部材の厚さは、前記半導体層の厚さと前記支持体の厚さとの合計よりも厚い
請求項１または２に記載の半導体素子の製造方法。
【請求項１０】
前記粘着部材は、基材と、前記基材の前記支持体側の面に設けられた第１の粘着層と、前記第１の粘着層と反対側の面に設けられた第２の粘着層とを有する
請求項１または２に記載の半導体素子の製造方法。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本開示は、半導体素子の製造方法、半導体層支持構造体、および半導体基板に関する。
続きを表示（約 3,100 文字）【背景技術】
【０００２】
従来より、半導体層の表面を研磨により平坦化する技術が知られている（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
特開２００６－８６３８８号公報（要約参照）
【発明の概要】
【発明が解決しようとする課題】
【０００４】
近年、半導体層の表面の平坦性の向上に伴い、研磨時に半導体層にかかる負荷（応力等）が増加する傾向にある。そのため、研磨時に半導体層にかかる負荷の低減が求められている。
【０００５】
本開示は、研磨時に半導体層にかかる負荷の低減を目的とする。
【課題を解決するための手段】
【０００６】
本開示の半導体素子の製造方法は、サファイヤ基板上に、窒化物半導体を含む半導体層と当該半導体層上に形成された支持体とをそれぞれ含む複数の島を形成する形成工程と、前記支持体を、粘着部材を介して保持基板に接合する接合工程と、前記半導体層にレーザ光を照射し、前記半導体層を前記サファイヤ基板から剥離する剥離工程と、前記半導体層の前記サファイヤ基板から剥離された表面を研磨する研磨工程とを有する。
【発明の効果】
【０００７】
本開示によれば、半導体層が支持体に支持された状態で、半導体層の表面を研磨するため、研磨時に半導体層にかかる負荷を低減することができる。
【図面の簡単な説明】
【０００８】
実施の形態１の半導体素子の製造方法を示すフローチャートである。
実施の形態１の半導体素子の製造方法において、サファイヤ基板上に半導体薄膜層を形成した状態を概略的に示す斜視図（Ａ）および断面図（Ｂ）である。
実施の形態１の半導体素子の製造方法において、サファイヤ基板上で分離された半導体層を概略的に示す平面図である。
実施の形態１の半導体素子の製造方法における、半導体薄膜層の個片化工程、支持体層の形成工程、および支持体層の個片化工程を概略的に示す断面図（Ａ），（Ｂ），（Ｃ）である。
実施の形態１の半導体素子の製造方法において、支持体を粘着部材を介して保持基板に接合した状態を概略的に示す断面図である。
図５の粘着部材の構成例を概略的に示す断面図（Ａ），（Ｂ）である。
実施の形態１の半導体素子の製造方法における、半導体層のサファイヤ基板からの剥離工程を概略的に示す断面図（Ａ），（Ｂ），（Ｃ）である。
実施の形態１の半導体素子の製造方法における、半導体層の研磨工程を概略的に示す断面図（Ａ）および斜視図（Ｂ）である。
実施の形態１の半導体素子の製造方法における、半導体層の研磨後の半導体層支持構造体を概略的に示す断面図である。
実施の形態１の半導体素子の製造方法における、半導体層のシリコン基板への接合工程と、粘着部材の除去工程と、支持体の除去工程とを概略的に示す断面図（Ａ），（Ｂ），（Ｃ）である。
実施の形態１の研磨工程におけるスラリーの流れを概略的に示す図である。
比較例の半導体層の研磨状態と、実施の形態１の半導体層の研磨状態とを概略的に示す図（Ａ）～（Ｄ）である。
実施の形態２の半導体素子の製造方法を示すフローチャートである。
実施の形態２の半導体素子の製造方法における、半導体薄膜層の個片化工程、第１の支持体層の形成工程、第１の支持体層の個片化工程、第２の支持体層の形成工程、および第２の支持体層の個片化工程を概略的に示す断面図（Ａ），（Ｂ），（Ｃ），（Ｄ），（Ｅ）である。
実施の形態２の半導体素子の製造方法における、半導体層のサファイヤ基板からの剥離工程を概略的に示す断面図（Ａ），（Ｂ），（Ｃ）である。
実施の形態２の半導体素子の製造方法における、半導体層の研磨工程を概略的に示す断面図（Ａ）および斜視図（Ｂ）である。
実施の形態２の半導体素子の製造方法における、半導体層の研磨後の半導体層支持構造体を概略的に示す断面図である。
実施の形態２の半導体素子の製造方法における、半導体層のシリコン基板への接合工程と、粘着部材の除去工程と、第２の支持体の除去工程と、第１の支持体の除去工程とを概略的に示す断面図（Ａ），（Ｂ），（Ｃ），（Ｄ）である。
実施の形態３の半導体素子の製造方法における、サファイヤ基板上で分離された半導体層を示す平面図である。
実施の形態３の半導体素子の製造方法における、半導体層上の支持体を示す平面図である。
実施の形態３の半導体素子の製造方法における、半導体薄膜層の個片化工程、支持体層の形成工程、および支持体層の個片化工程を概略的に示す断面図（Ａ），（Ｂ），（Ｃ）である。
実施の形態３の半導体素子の製造方法における支持体層の個片化工程を概略的に示す、図２１（Ｃ）とは別の断面における断面図である。
実施の形態３の半導体素子の製造方法における、半導体層の研磨工程を概略的に示す断面図（Ａ）および斜視図（Ｂ）である。
実施の形態４の半導体素子の製造方法を示すフローチャートである。
実施の形態４の半導体素子の製造方法において、サファイヤ基板上で分離された半導体層を概略的に示す平面図（Ａ）、および１つの半導体層を拡大して示す平面図（Ｂ）である。
実施の形態４の半導体素子の製造方法における、半導体薄膜層の個片化工程、半導体層への溝部の形成工程、支持体層の形成工程、および支持体層の個片化工程を概略的に示す断面図（Ａ），（Ｂ），（Ｃ），（Ｄ）である。
実施の形態４の半導体素子の製造方法において、支持体を粘着部材を介して保持基板に接合した状態を概略的に示す断面図である。
実施の形態４の半導体素子の製造方法における、半導体層と支持体とを含む島の例を示す図（Ａ），（Ｂ）である。
実施の形態４の半導体素子の製造方法における、半導体層のサファイヤ基板からの剥離工程を概略的に示す断面図（Ａ），（Ｂ），（Ｃ）である。
実施の形態４の半導体素子の製造方法における、半導体層の研磨工程を概略的に示す断面図（Ａ）および斜視図（Ｂ）である。
実施の形態４の半導体素子の製造方法における、半導体層の研磨後の支持構造体を概略的に示す断面図である。
実施の形態４の半導体素子の製造方法における、半導体層のシリコン基板への接合工程と、粘着部材の除去工程と、支持体の除去工程とを概略的に示す断面図（Ａ），（Ｂ），（Ｃ）である。
【発明を実施するための形態】
【０００９】
以下に、実施の形態に係る半導体素子の製造方法、並びに、半導体素子の製造に用いる半導体層支持構造体について、図面を参照して説明する。以下の実施の形態は、例にすぎず、本開示の範囲内で種々の変更が可能である。
【００１０】
≪実施の形態１≫
図１は、実施の形態１の半導体素子の製造方法を示すフローチャートである。図１に示すステップＳ１０１では、成長基板としてのサファイヤ基板１１上に半導体薄膜層１２ａを形成する。図２（Ａ）および（Ｂ）は、サファイヤ基板１１上に半導体薄膜層１２ａを形成した状態を概略的に示す斜視図および断面図である。
（【００１１】以降は省略されています）

関連特許