特許ウォッチ

公開番号2024064086
公報種別公開特許公報(A)
公開日2024-05-14
出願番号2022172421
出願日2022-10-27
発明の名称積層型電子部品
出願人TDK株式会社
代理人弁理士法人イトーシン国際特許事務所
主分類H03H 7/01 20060101AFI20240507BHJP(基本電子回路)
要約【課題】Q値を大きくしながら、所望の特性を実現することができる積層型電子部品を実現する。
【解決手段】電子部品1は、第1のインダクタL12と、第1のインダクタL12に対して並列に接続された第2のインダクタL13と、第1のインダクタL12および第2のインダクタL13を一体化するための積層体であって、積層された複数の誘電体層51～73を含む積層体50とを備えている。第1のインダクタL12と第2のインダクタL13の各々は、複数の誘電体層51～73の積層方向Tに直交する方向に延びる軸A1を中心に巻回されている。第1のインダクタL12の巻回数と第2のインダクタL13の巻回数は、互いに異なっている。
【選択図】図7
特許請求の範囲【請求項１】
第１のインダクタと、
前記第１のインダクタに対して並列に接続された第２のインダクタと、
前記第１のインダクタおよび前記第２のインダクタを一体化するための積層体であって、積層された複数の誘電体層を含む積層体とを備え、
前記第１のインダクタと前記第２のインダクタの各々は、前記複数の誘電体層の積層方向に直交する方向に延びる軸を中心に巻回され、
前記第１のインダクタの巻回数と前記第２のインダクタの巻回数は、互いに異なることを特徴とする積層型電子部品。
続きを表示（約 1,100 文字）【請求項２】
前記第１のインダクタと前記第２のインダクタの各々は、少なくとも１つの導体層部と、複数のスルーホール列とを含み、
前記複数のスルーホール列の各々は、２つ以上のスルーホールが直列に接続されることによって構成され、
前記少なくとも１つの導体層部と前記複数のスルーホール列は、前記軸の周りを周回するように交互に接続されていることを特徴とする請求項１記載の積層型電子部品。
【請求項３】
前記第１のインダクタの開口部と前記第２のインダクタの開口部は、互いに対向していることを特徴とする請求項１記載の積層型電子部品。
【請求項４】
更に、第１の信号端子と、
第２の信号端子と、
前記第１の信号端子と前記第２の信号端子とを接続する信号経路とを備え、
前記第１のインダクタと前記第２のインダクタの各々の両端は、前記信号経路に接続されていることを特徴とする請求項１記載の積層型電子部品。
【請求項５】
更に、前記第１のインダクタおよび前記第２のインダクタを含むローパスフィルタを備えたことを特徴とする請求項１記載の積層型電子部品。
【請求項６】
更に、前記第１のインダクタと前記第２のインダクタの各々に対して並列に接続されたキャパシタを備えたことを特徴とする請求項１記載の積層型電子部品。
【請求項７】
前記第１のインダクタと前記第２のインダクタの各々は、少なくとも１つの導体層部と、複数のスルーホール列とを含み、
前記複数のスルーホール列の各々は、２つ以上のスルーホールが直列に接続されることによって構成され、
前記少なくとも１つの導体層部と前記複数のスルーホール列は、前記軸の周りを周回するように交互に接続され、
前記キャパシタは、キャパシタ用導体層を含み、
前記第１のインダクタと前記第２のインダクタの各々の前記少なくとも１つの導体層部は、前記積層方向に平行な一方向から見たときに、前記キャパシタ用導体層と重なっていることを特徴とする請求項６記載の積層型電子部品。
【請求項８】
更に、前記積層方向に直交する方向に延びる他の軸を中心に巻回された第３のインダクタを備え、
前記第３のインダクタは、前記第１のインダクタと前記第２のインダクタが並ぶ方向の先に配置され、
前記第３のインダクタの開口部は、前記第１のインダクタの開口部および前記第２のインダクタの開口部とは対向しないことを特徴とする請求項１ないし７のいずれかに記載の積層型電子部品。

発明の詳細な説明【技術分野】
【０００１】
本発明は、２つのインダクタを含む積層型電子部品に関する。
続きを表示（約 1,400 文字）【背景技術】
【０００２】
小型移動体通信機器では、システムおよび使用周波数帯域が異なる複数のアプリケーションで共通に使用されるアンテナを設け、このアンテナが送受信する複数の信号を、分波器を用いて分離する構成が広く用いられている。
【０００３】
一般的に、第１の周波数帯域内の周波数の第１の信号と、第１の周波数帯域よりも高い第２の周波数帯域内の周波数の第２の信号を分離する分波器は、共通ポートと、第１の信号ポートと、第２の信号ポートと、共通ポートから第１の信号ポートに至る第１の信号経路に設けられた第１のフィルタと、共通ポートから第２の信号ポートに至る第２の信号経路に設けられた第２のフィルタとを備えている。第１および第２のフィルタとしては、例えば、インダクタとキャパシタを用いて構成されたＬＣ共振器が用いられる。
【０００４】
フィルタに用いられるＬＣ共振器には、Ｑ値を大きくすることが求められる。ＬＣ共振器のＱ値を大きくするには、インダクタのＱ値を大きくすることが効果的である。
【０００５】
特許文献１には、積層された複数の絶縁層を含む積層体を用いて構成されたバンドパスフィルタが開示されている。このバンドパスフィルタでは、複数の線状導体と複数の層間接続導体を交互に接続して構成されたインダクタを用いて、インダクタのＱ値およびＬＣ共振回路のＱ値を大きくしている。
【先行技術文献】
【特許文献】
【０００６】
特開２０１５－４６７８８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
近年、小型移動体通信機器の小型化、省スペース化が市場から要求されており、その通信機器に用いられる分波器の小型化も要求されている。分波器が小型化すると、分波器に用いるインダクタを設置するためのスペースが小さくなり、その結果、インダクタのＱ値を大きくすることが難しくなる。これに対し、２つのインダクタを並列接続することによって、インダクタのＱ値を大きくすることが考えられる。しかし、単に２つのインダクタを並列接続した場合には、２つのインダクタ合成インダクタンスが小さくなり、所望の特性が得られなくなるという問題があった。
【０００８】
上記の問題は、分波器に限らず、２つのインダクタを含む積層型電子部品全般に当てはまる。
【０００９】
本発明はかかる問題点に鑑みてなされたもので、その目的は、Ｑ値を大きくしながら、所望の特性を実現することができる積層型電子部品を提供することにある。
【課題を解決するための手段】
【００１０】
本発明の積層型電子部品は、第１のインダクタと、第１のインダクタに対して並列に接続された第２のインダクタと、第１のインダクタおよび第２のインダクタを一体化するための積層体であって、積層された複数の誘電体層を含む積層体とを備えている。第１のインダクタと第２のインダクタの各々は、複数の誘電体層の積層方向に直交する方向に延びる軸を中心に巻回されている。第１のインダクタの巻回数と第２のインダクタの巻回数は、互いに異なっている。
【発明の効果】
（【００１１】以降は省略されています）

関連特許