特許ウォッチ

公開番号2024063322
公報種別公開特許公報(A)
公開日2024-05-13
出願番号2022171162
出願日2022-10-26
発明の名称半導体装置
出願人富士電機株式会社
代理人弁理士法人扶桑国際特許事務所
主分類H01L 23/58 20060101AFI20240502BHJP(基本的電気素子)
要約【課題】パワー半導体素子とワイヤとの接合部の劣化を検出し故障発生を未然に防止する。
【解決手段】半導体装置1-1は、パワー半導体素子1a、ワイヤw1および劣化検出回路2を備える。ワイヤw1は、その一端がパワー半導体素子1aの電流出力電極1a1に接合され、他端はグランド(GND)に接続される。パワー半導体素子1aがIGBTの場合、電流出力電極1a1はIGBTのエミッタであり、パワー半導体素子1aがパワーMOSFETの場合、電流出力電極1a1はパワーMOSFETのソースである。劣化検出回路2は、パワー半導体素子1aがターンオフ状態であり、かつパワー半導体素子1aの温度が所定温度範囲内にある条件を満たす場合にワイヤw1に定電流Irefを流し、ワイヤw1の電圧の時間的変化を監視して劣化を検出する。
【選択図】図1
特許請求の範囲【請求項１】
パワー半導体素子と、
前記パワー半導体素子の電流出力電極に接合されるワイヤと、
前記パワー半導体素子がターンオフ状態であり、かつ前記パワー半導体素子の温度が所定温度範囲内にある条件を満たす場合に、前記ワイヤに定電流を流した時に生じる電圧値の時間的変化を監視する劣化検出回路と、
を有する半導体装置。
続きを表示（約 1,700 文字）【請求項２】
前記劣化検出回路は、前記条件を満たすか否かの判定を行う論理回路、スイッチ回路、前記定電流を出力する定電流源、電圧変化監視回路および劣化通知回路を含む、
請求項１記載の半導体装置。
【請求項３】
前記論理回路は、前記条件を満たす場合に所定レベル信号を出力し、
前記スイッチ回路は、前記所定レベル信号を受信した場合に前記定電流源の出力端を前記電流出力電極に接続して前記ワイヤに前記定電流を流し、かつ前記電圧変化監視回路の入力端に前記ワイヤを接続し、
前記電圧変化監視回路は、前記ワイヤに生じる電圧値と、閾値電圧値とを比較して、前記電圧値が前記閾値電圧値以上の場合に劣化検出信号を出力し、
前記劣化通知回路は、前記劣化検出信号を所定期間以上受信した場合に劣化警報信号を出力する、
請求項２記載の半導体装置。
【請求項４】
前記パワー半導体素子に電流が流れないときに電流非検出信号を出力する電流検出回路と、前記パワー半導体素子の動作温度が所定温度範囲内にある場合に通常温度検出信号を出力する温度検出回路とをさらに備え、
前記論理回路の一方の入力端は前記電流検出回路の出力端に接続され、前記論理回路の他方の入力端は前記温度検出回路の出力端に接続され、
前記論理回路は、前記電流非検出信号および前記通常温度検出信号を受信した場合に、前記パワー半導体素子がターンオフ状態であり、かつ前記パワー半導体素子の温度が所定温度範囲内にある前記条件を満たすと判定する、
請求項３記載の半導体装置。
【請求項５】
前記パワー半導体素子を駆動するゲート電圧値を生成して前記パワー半導体素子のゲートに出力する駆動回路と、前記パワー半導体素子の動作温度が所定温度範囲内にある場合に通常温度検出信号を出力する温度検出回路とをさらに備え、
前記論理回路の一方の入力端は前記駆動回路の出力端に接続され、前記論理回路の他方の入力端は前記温度検出回路の出力端に接続され、
前記論理回路は、前記ゲート電圧値が前記パワー半導体素子の閾値レベル未満であり、前記通常温度検出信号を受信した場合に、前記パワー半導体素子がターンオフ状態であり、かつ前記パワー半導体素子の温度が所定温度範囲内にある前記条件を満たすと判定する、
請求項３記載の半導体装置。
【請求項６】
前記パワー半導体素子を駆動するゲート駆動信号が入力される制御端子と、前記パワー半導体素子の動作温度が所定温度範囲内にある場合に通常温度検出信号を出力する温度検出回路とをさらに備え、
前記論理回路の一方の入力端は前記制御端子に接続され、前記論理回路の他方の入力端は前記温度検出回路の出力端に接続され、
前記論理回路は、前記ゲート駆動信号が未受信であり前記通常温度検出信号を受信した場合に、前記パワー半導体素子がターンオフ状態であり、かつ前記パワー半導体素子の温度が所定温度範囲内にある前記条件を満たすと判定する、
請求項３記載の半導体装置。
【請求項７】
前記劣化検出回路は、前記条件の判定を行う論理回路、スイッチ回路、前記定電流を出力する定電流源およびメモリ回路を含む、
請求項１記載の半導体装置。
【請求項８】
前記論理回路は、前記条件を満たす場合に所定レベル信号を出力し、
前記スイッチ回路は、前記所定レベル信号を受信した場合にオンして、前記定電流源の出力端子を前記ワイヤに接続して前記ワイヤに前記定電流を流し、前記メモリ回路の入力端に前記ワイヤを接続し、
前記メモリ回路は、前記ワイヤに生じる前記電圧値のレベルをディジタル値で保持して前記ディジタル値の情報信号を出力する、
請求項７記載の半導体装置。
【請求項９】
前記ワイヤに生じる前記電圧値のレベルを増幅する増幅回路がさらに設けられる、請求項３または請求項８記載の半導体装置。

発明の詳細な説明【技術分野】
【０００１】
本発明は、パワー半導体素子を備える半導体装置に関する。
続きを表示（約 1,400 文字）【背景技術】
【０００２】
ＩＧＢＴ（Insulated Gate Bipolar Transistor）などのパワー半導体素子を用いた半導体装置は、例えば、モータ等の負荷に電力を供給する３相インバータ等の電力変換装置に応用されている。このような半導体装置では、使用時間（動作回数）に伴って劣化が進行していくため、劣化により発生しうる半導体装置の故障を未然に防止することが重要である。
【０００３】
関連技術としては、例えば、チップ過熱警報信号またはケース過熱警報信号を受けているときにパワーサイクル寿命を算出し、パワーサイクル寿命が所定値に達したときに、パワー半導体素子のスイッチング動作を停止させる技術が提案されている（特許文献１）。また、ＩＧＢＴがオン状態におけるゲート電圧とコレクタ・エミッタ電圧とを監視することによって、接合部の劣化状態を検出する技術が提案されている（特許文献２）。
【０００４】
さらに、直流電圧の印加された半導体素子のゲート電圧および主電極端子にかかる電圧にもとづいて半導体素子の接合部の劣化を検出する技術が提案されている（特許文献３）。さらにまた、直列接続された半導体素子にオンパルスを与え、オンパルス期間でのワイヤ配線の電圧降下を検出する技術が提案されている（特許文献４）。
【先行技術文献】
【特許文献】
【０００５】
特開２０１９－２０１５２３号公報
国際公開第２００５／０３８９１９号
特開２０２２－３６６３３号公報
特開２００９－２２０８４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
図１３は半導体装置の断面構造の一例を示す図である。半導体装置１００は、ベース板５に搭載された、パワー半導体素子１ａおよび絶縁基板５０を備える。絶縁基板５０は、セラミック５１、パターン５２、５３ａ、５３ｂ、５３ｃを有する。パターン５２、５３ａ、５３ｂ、５３ｃは、例えば、銅箔である。
【０００７】
セラミック５１に対して、パターン５２、５３ａ、５３ｂ、５３ｃは直接接合されている。パターン５２は、はんだ６ａを介してベース板５に接合される。また、パターン５３ｂ上には、パワー半導体素子１ａがはんだ６ｂを介して接合される。
【０００８】
一方、ワイヤｗ１、ｗ２は、例えば、アルミワイヤである。ワイヤｗ１は、パワー半導体素子１ａの電極と、絶縁基板５０のリード電極となるパターン５３ｃとを接合する。ワイヤｗ２は、パターン５３ａと、端子ケース８に設けられている端子７ａとを接合する。ワイヤｗ１、ｗ２による接合としては、例えば、超音波および荷重によるワイヤボンディングが行われる。また、パターン５３ｃは、はんだ６ｃを介して端子７ｂに接合される。
【０００９】
パワー半導体素子１ａが接合された絶縁基板５０は、端子ケース８に収容され、端子ケース８とベース板５とで囲まれた領域には、図示しない封止樹脂が充填されて封止される。なお、端子ケース８とベース板５とは接着剤等で固着される。
【００１０】
このような構造を有する半導体装置１００では、使用時間が増えていくと、線膨張係数の違いにより、温度変化に伴い材料間で膨張・伸縮が起こり、パワー半導体素子１ａとワイヤｗ１との接合部にクラックｃｒが生じる場合がある。
（【００１１】以降は省略されています）

関連特許