TOP特許意匠商標
特許ウォッチ Twitter
公開番号2024059122
公報種別公開特許公報(A)
公開日2024-05-01
出願番号2022166580
出願日2022-10-18
発明の名称入出力制御装置
出願人株式会社デンソー,トヨタ自動車株式会社,株式会社ミライズテクノロジーズ
代理人弁理士法人明成国際特許事務所
主分類G06F 12/00 20060101AFI20240423BHJP(計算;計数)
要約【課題】検証回路において、性能検証の精度低下を抑制する。
【解決手段】入出力制御装置200は、検証回路100と半導体メモリ装置320との間に接続され、データの入出力を制御する入出力制御装置であって、半導体メモリ装置に対するデータの読み出しを要求するリードトランザクションを検証回路から入力し、リードトランザクションに対応して半導体メモリ装置から受信するリードレスポンスを検証回路に出力するための第1ポート210と、リードトランザクションを半導体メモリ装置に出力し、リードトランザクションに対応して半導体メモリ装置から出力されるリードレスポンスを受信するための第2ポート240と、リードトランザクションの半導体メモリ装置への出力と、リードレスポンスの検証回路への出力と、のうちの少なくとも一方を遅延させるためのバッファ装置250と、を備える。
【選択図】図1
特許請求の範囲【請求項1】
検証回路(100)と半導体メモリ装置(320)との間に接続され、データの入出力を制御する入出力制御装置(200)であって、
前記半導体メモリ装置に対するデータの読み出しを要求するリードトランザクションを前記検証回路から受信し、前記リードトランザクションに対応して前記半導体メモリ装置から受信するリードレスポンスを前記検証回路に出力するための第1ポート(210)と、
前記リードトランザクションを前記半導体メモリ装置に出力し、前記リードトランザクションに対応して前記半導体メモリ装置から出力される前記リードレスポンスを受信するための第2ポート(240)と、
前記リードトランザクションの前記半導体メモリ装置への出力と、前記リードレスポンスの前記検証回路への出力と、のうちの少なくとも一方を遅延させるためのバッファ装置(250)と、
を備える、
入出力制御装置。
続きを表示(約 1,500 文字)【請求項2】
請求項1に記載の入出力制御装置であって、
前記リードトランザクションごとに前記半導体メモリ装置に前記リードトランザクションが出力されてからの経過サイクル数をカウントする経過サイクルカウンタ(231、232、233、234)をさらに備え、
前記バッファ装置は、前記経過サイクル数が予め設定された閾値未満である場合に前記リードレスポンスを保留し、前記経過サイクル数が前記閾値以上となった場合に前記リードレスポンスを、前記第1ポートを介して前記検証回路へ出力する、
入出力制御装置。
【請求項3】
請求項2に記載の入出力制御装置であって、
前記経過サイクルカウンタは、前記リードトランザクションの最大アウトスタンディング数と同数設けられている、
入出力制御装置。
【請求項4】
請求項1から請求項3のいずれか一項に記載の入出力制御装置であって、
前記半導体メモリ装置へ出力された前記リードトランザクションのデータ量の合計値であるアクセスデータ量をカウントする帯域カウンタ装置(220)を備え、
前記帯域カウンタ装置は、設定された目標帯域を前記アクセスデータ量が超えている場合に前記第2ポートを介した前記リードトランザクションの前記半導体メモリ装置への出力を保留し、前記アクセスデータ量が前記目標帯域以下となった場合に前記リードトランザクションを、前記第2ポートを介して前記半導体メモリ装置へ出力する、
入出力制御装置。
【請求項5】
請求項4に記載の入出力制御装置であって、
前記帯域カウンタ装置は、予め設定された時間内における前記アクセスデータ量が予め設定された前記目標帯域を超えている場合に前記リードトランザクションの前記半導体メモリ装置への出力を保留する、
入出力制御装置。
【請求項6】
請求項4に記載の入出力制御装置であって、
前記帯域カウンタ装置の前記目標帯域を生成する目標帯域生成装置(260)をさらに備え、
前記目標帯域生成装置は、
前記半導体メモリ装置が備える複数のバンクと同数設けられ、互いに異なる前記バンクを対象として、各前記バンクにおいて同じページに対して連続して発行された前記リードトランザクションのデータ量の合計値であるバンクアクセスデータ量をそれぞれカウントする複数のバンクアクセスカウンタ装置(261、262)と、
各前記バンクアクセスカウンタ装置によりカウントされた前記バンクアクセスデータ量の平均値を算出し、算出された前記平均値と前記目標帯域との関係を示す予め設定されたテーブルを利用して前記目標帯域を設定する帯域設定部(263)と、
を備え、
各前記バンクアクセスカウンタ装置は、各前記バンクにおいて、受信した前記リードトランザクションのアクセス対象である今回アクセスページと、前回出力した前記リードトランザクションのアクセス対象である前回アクセスページと、が互いに同じである場合には、前記バンクアクセスデータ量に前記リードトランザクションのデータ量を加算した値を新たな前記アクセスデータ量とし、前記今回アクセスページと前記前回アクセスページとが互いに異なる場合には前記リードトランザクションのデータ量を新たな前記バンクアクセスデータ量とする、
入出力制御装置。
【請求項7】
請求項6に記載の入出力制御装置であって、
前記テーブルは、前記平均値が大きくなるほど前記目標帯域が大きくなるように設定されている、
入出力制御装置。

発明の詳細な説明【技術分野】
【0001】
本開示は、入出力制御装置に関する。
続きを表示(約 2,200 文字)【背景技術】
【0002】
従来、電子回路の開発において、電子回路の性能および機能の検証のために、FPGA(Field Programmable Gate Array)に検証対象の電子回路を実装して検証を行う技術が知られている。かかる検証方法によれば、ソフトウェアによる検証と比較して短時間での検証が可能である。
【先行技術文献】
【非特許文献】
【0003】
[令和4年8月30日検索]、インターネット<URL:https://www.synopsys.com/ja-jp/verification/prototyping.html>
[令和4年8月30日検索]、インターネット<URL:https://www.synopsys.com/ja-jp/verification/emulation.html>
【発明の概要】
【発明が解決しようとする課題】
【0004】
検証対象の電子回路が大量のメモリを必要とする場合にはFPGAにDRAM(Dynamic Random Access Memory)を接続して検証を行うことがある。しかしながら、DRAMの動作周波数は、FPGAの動作周波数に比べて大幅に高速であるため、電子回路の性能を正しく検証できないという問題がある。また、DRAMよりも動作周波数の遅いSRAM(Static Random Access Memory)を用いて検証を行う手法も存在するが、SRAMはDRAMに比べて単価が高く、検証コストが増大するという問題がある。
【課題を解決するための手段】
【0005】
本開示は、以下の形態として実現することが可能である。
【0006】
本開示の一形態によれば、入出力制御装置(200)が提供される。この入出力制御装置は、検証回路(100)と半導体メモリ装置(320)との間に接続され、データの入出力を制御する入出力制御装置であって、前記半導体メモリ装置に対するデータの読み出しを要求するリードトランザクションを前記検証回路から入力し、前記リードトランザクションに対応して前記半導体メモリ装置から受信するリードレスポンスを前記検証回路に出力するための第1ポート(210)と、前記リードトランザクションを前記半導体メモリ装置に出力し、前記リードトランザクションに対応して前記半導体メモリ装置から出力される前記リードレスポンスを受信するための第2ポート(240)と、前記リードトランザクションの前記半導体メモリ装置への出力と、前記リードレスポンスの前記検証回路への出力と、のうちの少なくとも一方を遅延させるためのバッファ装置(250)と、を備える。
【0007】
この形態の入出力制御装置によれば、リードトランザクションの半導体メモリ装置への出力と、リードレスポンスの検証回路への出力と、のうちの少なくとも一方を遅延させるので、検証回路の動作周波数と半導体メモリ装置の動作周波数との差異を抑制し、検証回路の性能検証の精度低下を抑制できる。
【図面の簡単な説明】
【0008】
第1実施形態の入出力制御装置の概略構成を示すブロック図である。
第1実施形態のトランザクション出力処理の手順を示すフローチャートである。
本実施形態のレスポンス出力処理の手順を示すフローチャートである。
第2実施形態の入出力制御装置の概略構成を示すブロック図である。
第2実施形態のトランザクション出力処理の手順を示すフローチャートである。
第2実施形態の目標帯域設定処理の手順を示すフローチャートである。
バンクアクセスデータ量の平均値と目標帯域との関係の一例を示す説明図である。
【発明を実施するための形態】
【0009】
A.第1実施形態:
A-1.装置構成:
図1に示すように、入出力制御装置200は、検証回路100とメモリシステム300との間に接続され、検証回路100とメモリシステム300とのデータの入出力を制御する。より具体的には、入出力制御装置200は、検証回路100からメモリシステム300へのリードトランザクションの出力と、メモリシステム300から検証回路100へのリードレスポンスの出力とを、それぞれ予め設定されたサイクル数遅延させる。
【0010】
本実施形態では、検証回路100はFPGA(Field Programmable Gate Array)により実現され、演算装置110とバス120とを備える。演算装置110は、バス120を介して入出力制御装置200と互いに接続され、メモリシステム300に対するデータアクセスを要求するトランザクションを入出力制御装置200へ出力する。以下の説明において、メモリシステム300からのデータの読み出しを要求するトランザクションを「リードトランザクション」と呼ぶ。本実施形態では、演算装置110から出力されるリードトランザクションは、ID、データ量およびアクセス対象のアドレスを少なくとも有する。
(【0011】以降は省略されています)

この特許をJ-PlatPatで参照する

関連特許

株式会社デンソーテン
表示装置
15日前
株式会社デンソー
回転電機
9日前
株式会社デンソー
転舵装置
10日前
株式会社デンソー
制御装置
18日前
株式会社デンソー
電源装置
18日前
株式会社デンソー
測距装置
10日前
株式会社デンソー
回転電機
9日前
株式会社デンソー
半導体装置
19日前
株式会社デンソー
回転体装置
5日前
株式会社デンソー
回転体装置
5日前
株式会社デンソー
半導体装置
12日前
株式会社デンソー
ペダル装置
4日前
株式会社デンソー
半導体装置
12日前
株式会社デンソー
半導体装置
16日前
株式会社デンソー
半導体装置
18日前
株式会社デンソー
電波吸収装置
9日前
株式会社デンソー
位置検出装置
2日前
株式会社デンソー
電波吸収装置
9日前
株式会社デンソー
電池システム
9日前
株式会社デンソー
自律搬送車両
9日前
株式会社デンソー
位置検出装置
9日前
株式会社デンソー
位置検出装置
9日前
株式会社デンソー
電子制御装置
9日前
株式会社デンソー
位置検出装置
10日前
株式会社デンソー
位置検出装置
18日前
株式会社デンソー
基準電源回路
18日前
株式会社デンソー
レーダー装置
15日前
株式会社デンソー
位置検出装置
18日前
株式会社デンソー
電池監視装置
10日前
株式会社デンソー
時間検出回路
10日前
株式会社デンソー
コンデンサ装置
17日前
株式会社デンソー
コンデンサ装置
16日前
株式会社デンソーウェーブ
カード読取装置
15日前
株式会社デンソー
超音波発生装置
15日前
株式会社デンソー
超音波発生装置
15日前
株式会社デンソー
ワーク供給装置
15日前
続きを見る