特許ウォッチ

公開番号2024052157
公報種別公開特許公報(A)
公開日2024-04-11
出願番号2022158678
出願日2022-09-30
発明の名称ハイサイドトランジスタの駆動回路、それを用いたD級アンプ回路、コンバータコントローラ回路、ハイサイドスイッチ回路
出願人ローム株式会社
代理人個人,個人
主分類H03K 17/687 20060101AFI20240404BHJP(基本電子回路)
要約【課題】低電圧状態で動作可能な駆動回路を提供する。
【解決手段】駆動回路300Aは、入力信号HINにもとづいてハイサイドトランジスタMHを駆動する。レベルシフト回路320Aは、入力信号HINをレベルシフトする。ハイサイドドライバ310は、レベルシフト回路320Aの出力にもとづいてハイサイドトランジスタMHを駆動する。第1トランジスタM1および第2トランジスタM2はラッチ回路322を構成する。第3トランジスタM3および第4トランジスタM4は、PチャンネルのDMOSトランジスタである。第7トランジスタM7および第8トランジスタM8は、NチャンネルのDMOSトランジスタであり、第3トランジスタM3、第4トランジスタM4と並列に接続されている。
【選択図】図3
特許請求の範囲【請求項１】
ハイサイドトランジスタの駆動回路であって、
入力信号をレベルシフトするレベルシフト回路と、
前記レベルシフト回路の出力にもとづいて前記ハイサイドトランジスタを駆動するハイサイドドライバと、
を備え、
前記レベルシフト回路は、
出力側ハイレベルラインと、
出力側ローレベルラインと、
前記出力側ハイレベルラインと接続されたソースを有するＰＭＯＳトランジスタである第１トランジスタと、
前記出力側ハイレベルラインと接続されたソースを有するＰＭＯＳトランジスタである第２トランジスタと、
前記出力側ローレベルラインと接続されるゲートと、前記第１トランジスタのドレインと接続されるソースと、を有する、ＰＤＭＯＳトランジスタである第３トランジスタと、
前記出力側ローレベルラインと接続されるゲートと、前記第２トランジスタのドレインと接続されるソースと、を有する、ＰＤＭＯＳトランジスタである第４トランジスタと、
前記第３トランジスタのドレインと接地の間に接続されるＮＭＯＳトランジスタである第５トランジスタと、
前記第４トランジスタのドレインと接地の間に接続されるＮＭＯＳトランジスタである第６トランジスタと、
前記第１トランジスタのドレインと前記接地の間に、前記第３トランジスタおよび前記第５トランジスタの直列接続と並列に接続された、ＮＤＭＯＳトランジスタである第７トランジスタと、
前記第２トランジスタのドレインと前記接地の間に、前記第４トランジスタおよび前記第６トランジスタの直列接続と並列に接続された、ＮＤＭＯＳトランジスタである第８トランジスタと、
減電圧時に、前記入力信号に応じて、前記第７トランジスタおよび前記第８トランジスタを駆動する補助ドライバ回路と、
を備える、駆動回路。
続きを表示（約 760 文字）【請求項２】
前記ハイサイドトランジスタは、ＮＭＯＳトランジスタである、請求項１に記載の駆動回路。
【請求項３】
前記ハイサイドトランジスタは、ＰＭＯＳトランジスタである、請求項１に記載の駆動回路。
【請求項４】
車載機器に使用され、
前記ハイサイドトランジスタに入力される電圧が、１０Ｖより低いとき、前記補助ドライバ回路はアクティブとなる、請求項１から３のいずれかに記載の駆動回路。
【請求項５】
入力ラインと出力ラインの間に接続されたハイサイドトランジスタと、
前記出力ラインと接地の間に接続されたローサイドトランジスタと、
前記ハイサイドトランジスタを駆動する請求項１から３のいずれかに記載の駆動回路と、
を備える、Ｄ級アンプ回路。
【請求項６】
ハイサイドトランジスタおよびローサイドトランジスタを備える降圧ＤＣ／ＤＣコンバータを制御するコンバータコントローラ回路であって、
前記降圧ＤＣ／ＤＣコンバータの出力が目標状態に近づくように、ハイサイドパルス信号を生成するフィードバック回路と、
前記ハイサイドパルス信号にもとづいて、前記ハイサイドトランジスタを駆動する請求項１から３のいずれかに記載の駆動回路と、
を備える、コンバータコントローラ回路。
【請求項７】
入力端子と、
出力端子と、
制御端子と、
前記入力端子と前記出力端子の間に接続されたハイサイドトランジスタと、
前記制御端子に入力される信号にもとづいて、前記ハイサイドトランジスタを駆動する請求項１から３のいずれかに記載の駆動回路と、
を備える、ハイサイドスイッチ回路。

発明の詳細な説明【技術分野】
【０００１】
本開示は、ハイサイドトランジスタの駆動回路に関する。
続きを表示（約 2,800 文字）【背景技術】
【０００２】
異なる電圧レベルを有する電源電圧が供給される２つの回路ブロックの間で、デジタル信号を送受するために、レベルシフト回路が利用される。受信側の回路ブロックの電源電圧の方が高い場合には、レベルシフト回路は、レベルシフトアップ回路と称され、受信側の回路ブロックの電源電圧の方が低い場合には、レベルシフト回路は、レベルシフトダウン回路と称される。
【発明の概要】
【発明が解決しようとする課題】
【０００３】
車載機器に使用されるＩＣ（Integrated Circuit）では、受信側の回路ブロックは、バッテリ電圧Ｖ
ＢＡＴ
を電源電圧として動作する。車載ＩＣでは、通常状態ではＶ
ＢＡＴ
＝１２～１４．４Ｖで動作することが要求され、さらに、非常時動作として、Ｖ
ＢＡＴ
が５Ｖ付近まで低下した場合にも、動作することが求められる場合がある。
【０００４】
本開示は係る状況においてなされたものであり、そのある態様の例示的な目的のひとつは、低電圧状態で動作可能な駆動回路の提供にある。
【課題を解決するための手段】
【０００５】
本開示のある態様は、ハイサイドトランジスタの駆動回路に関する。駆動回路は、入力信号をレベルシフトするレベルシフト回路と、レベルシフト回路の出力にもとづいて、ハイサイドトランジスタを駆動するハイサイドドライバと、を備える。レベルシフト回路は、出力側ハイレベルラインと、出力側ローレベルラインと、出力側ハイレベルラインと接続されたソースを有するＰＭＯＳトランジスタである第１トランジスタと、出力側ハイレベルラインと接続されたソースを有するＰＭＯＳトランジスタである第２トランジスタと、出力側ローレベルラインと接続されるゲートと、第１トランジスタのドレインと接続されるソースと、を有する、ＰＤＭＯＳトランジスタである第３トランジスタと、出力側ローレベルラインと接続されるゲートと、第２トランジスタのドレインと接続されるソースと、を有する、ＰＤＭＯＳトランジスタである第４トランジスタと、第３トランジスタのドレインと接地の間に接続されるＮＭＯＳトランジスタである第５トランジスタと、第４トランジスタのドレインと接地の間に接続されるＮＭＯＳトランジスタである第６トランジスタと、第１トランジスタのドレインと接地の間に、第３トランジスタおよび第５トランジスタの直列接続と並列に接続された、ＮＤＭＯＳトランジスタである第７トランジスタと、第２トランジスタのドレインと接地の間に、第４トランジスタおよび第６トランジスタの直列接続と並列に接続された、ＮＤＭＯＳトランジスタである第８トランジスタと、減電圧時に、入力信号に応じて、第７トランジスタおよび第８トランジスタを駆動する補助ドライバ回路と、を備える。
【０００６】
なお、以上の構成要素を任意に組み合わせたもの、構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明あるいは本開示の態様として有効である。さらに、この項目（課題を解決するための手段）の記載は、本発明の欠くべからざるすべての特徴を説明するものではなく、したがって、記載されるこれらの特徴のサブコンビネーションも、本発明たり得る。
【発明の効果】
【０００７】
本開示のある態様によれば、低電圧状態で動作可能な駆動回路を提供できる。
【図面の簡単な説明】
【０００８】
図１は、ハイサイドトランジスタを備える半導体集積回路のブロック図である。
図２は、比較技術に係るレベルシフト回路を備える半導体集積回路の回路図である。
図３は、実施形態に係るレベルシフト回路を備える半導体集積回路の回路図である。
図４は、低電圧検出回路および補助ドライバ回路の構成例を示す回路図である。
図５は、ハイサイドトランジスタがＰＭＯＳトランジスタであるスイッチング回路のブロック図である。
図６は、オーディオシステムのブロック図である。
図７は、降圧コンバータのブロック図である。
図８は、回路システムのブロック図である。
【発明を実施するための形態】
【０００９】
（実施形態の概要）
本開示のいくつかの例示的な実施形態の概要を説明する。この概要は、後述する詳細な説明の前置きとして、実施形態の基本的な理解を目的として、１つまたは複数の実施形態のいくつかの概念を簡略化して説明するものであり、発明あるいは開示の広さを限定するものではない。この概要は、考えられるすべての実施形態の包括的な概要ではなく、すべての実施形態の重要な要素を特定することも、一部またはすべての態様の範囲を線引きすることも意図していない。便宜上、「一実施形態」は、本明細書に開示するひとつの実施形態（実施例や変形例）または複数の実施形態（実施例や変形例）を指すものとして用いる場合がある。
【００１０】
一実施形態に係るハイサイドトランジスタの駆動回路は、入力信号をレベルシフトするレベルシフト回路と、レベルシフト回路の出力にもとづいてハイサイドトランジスタを駆動するハイサイドドライバと、を備える。レベルシフト回路は、出力側ハイレベルラインと、出力側ローレベルラインと、出力側ハイレベルラインと接続されたソースを有するＰＭＯＳトランジスタである第１トランジスタと、出力側ハイレベルラインと接続されたソースを有するＰＭＯＳトランジスタである第２トランジスタと、出力側ローレベルラインと接続されるゲートと、第１トランジスタのドレインと接続されるソースと、を有する、ＰＤＭＯＳトランジスタである第３トランジスタと、出力側ローレベルラインと接続されるゲートと、第２トランジスタのドレインと接続されるソースと、を有する、ＰＤＭＯＳトランジスタである第４トランジスタと、第３トランジスタのドレインと接地の間に接続されるＮＭＯＳトランジスタである第５トランジスタと、第４トランジスタのドレインと接地の間に接続されるＮＭＯＳトランジスタである第６トランジスタと、第１トランジスタのドレインと接地の間に、第３トランジスタおよび第５トランジスタの直列接続と並列に接続された、ＮＤＭＯＳトランジスタである第７トランジスタと、第２トランジスタのドレインと接地の間に、第４トランジスタおよび第６トランジスタの直列接続と並列に接続された、ＮＤＭＯＳトランジスタである第８トランジスタと、減電圧時に、入力信号に応じて、第７トランジスタおよび第８トランジスタを駆動する補助ドライバ回路と、を備える。
（【００１１】以降は省略されています）

関連特許