TOP特許意匠商標
特許ウォッチ Twitter
10個以上の画像は省略されています。
公開番号2024048252
公報種別公開特許公報(A)
公開日2024-04-08
出願番号2022154184
出願日2022-09-27
発明の名称炭化珪素半導体装置
出願人富士電機株式会社
代理人個人
主分類H01L 29/861 20060101AFI20240401BHJP(基本的電気素子)
要約【課題】低抵抗のオーミック電極を形成することで、低いVf特性を維持しつつ、サージ電流耐量が高くでき、リーク電流を減少できる炭化珪素半導体装置を提供する。
【解決手段】炭化珪素半導体装置は、活性領域10と、第1導電型領域12と、終端領域20とを備える。活性領域10に、トレンチ25内部の第1の第2導電型領域13a、第1シリサイド膜33aと、隣り合うトレンチ25間に第2の第2導電型領域13b、第2シリサイド膜33bと、第1電極14とを有し、終端領域20に第3の第2導電型領域21を有する。活性領域10は、第1電極14がシリサイド膜33a、33bとオーミック接合するオーミック領域、第1電極14が第2導電型領域13a、13bと接触する無効領域、第1電極14が第1導電型領域12とショットキー接合するショットキー領域から構成される。オーミック領域、無効領域およびショットキー領域はストライプ形状に設けられる。
【選択図】図1
特許請求の範囲【請求項1】
炭化珪素からなる半導体基板に設けられた活性領域と、
前記半導体基板に設けられ、前記活性領域の周囲を囲む終端領域と、
前記半導体基板の内部に設けられ、前記半導体基板の第1主面に露出された第1導電型領域と、
前記活性領域において前記第1導電型領域のおもて面から前記第1導電型領域の内部に設けられた第1トレンチと、
前記活性領域において前記第1導電型領域に接して前記第1トレンチの底部に設けられた第1の第2導電型領域と、
前記第1の第2導電型領域にオーミック接合する第1シリサイド膜と、
前記活性領域において前記第1導電型領域に接して、隣り合う前記第1トレンチ間に設けられた第2の第2導電型領域と、
前記第2の第2導電型領域にオーミック接合する第2シリサイド膜と、
前記第1シリサイド膜、前記第1の第2導電型領域、前記第2シリサイド膜、前記第2の第2導電型領域および前記第1導電型領域に接触する第1電極と、
前記半導体基板の第2主面に設けられた第2電極と、
前記終端領域に設けられた、前記活性領域を囲む第3の第2導電型領域と、
を備え、
前記活性領域は、前記第1電極が前記第1シリサイド膜および前記第2シリサイド膜とオーミック接合するオーミック領域と、前記第1電極が前記第1の第2導電型領域および前記第2の第2導電型領域と接触する無効領域と、前記第1電極が前記第1導電型領域とショットキー接合するショットキー領域と、から構成され、
前記オーミック領域、前記無効領域および前記ショットキー領域は、ストライプ形状に設けられることを特徴とする炭化珪素半導体装置。
続きを表示(約 1,000 文字)【請求項2】
前記第3の第2導電型領域は、前記半導体基板の表面層に設けられ、
前記第3の第2導電型領域の側壁は、前記終端領域に最も近い前記第1トレンチの側壁を覆い、前記第1の第2導電型領域と接することを特徴とする請求項1に記載の炭化珪素半導体装置。
【請求項3】
前記第3の第2導電型領域は、前記半導体基板の表面層に設けられ、
前記第3の第2導電型領域の前記第2主面側の面は、第2の第2導電型領域の前記第2主面側の面よりも深いことを特徴とする請求項1に記載の炭化珪素半導体装置。
【請求項4】
前記終端領域に最も近い前記第1トレンチは、他の前記第1トレンチよりも浅いことを特徴とする請求項1に記載の炭化珪素半導体装置。
【請求項5】
前記活性領域を囲み、前記第1トレンチと接続する第2トレンチを有し、
前記第3の第2導電型領域は、前記第2トレンチの底部に設けられることを特徴とする請求項1に記載の炭化珪素半導体装置。
【請求項6】

前記第3の第2導電型領域は、前記第1の第2導電型領域に接続することを特徴とする請求項5に記載の炭化珪素半導体装置。
【請求項7】
前記終端領域に第4の第2導電型領域が設けられ、
前記第4の第2導電型領域は、前記第2トレンチの底部に設けられることを特徴とする請求項5に記載の炭化珪素半導体装置。
【請求項8】
前記終端領域に第4の第2導電型領域が設けられ、
前記第4の第2導電型領域は、前記半導体基板の表面層に設けられ、
前記第4の第2導電型領域は、前記第2トレンチの側壁を覆い、前記第3の第2導電型領域に接続することを特徴とする請求項5に記載の炭化珪素半導体装置。
【請求項9】
前記ショットキー領域は、前記第1トレンチの側壁で前記第1電極が前記第1導電型領域と接触する領域であることを特徴とする請求項1に記載の炭化珪素半導体装置。
【請求項10】
前記第1の第2導電型領域は、長手方向で前記第3の第2導電型領域との間に、前記第1シリサイド膜を設けない第2導電型無効領域を有することを特徴とする請求項1に記載の炭化珪素半導体装置。
(【請求項11】以降は省略されています)

発明の詳細な説明【技術分野】
【0001】
この発明は、炭化珪素半導体装置に関する。
続きを表示(約 2,300 文字)【背景技術】
【0002】
炭化珪素(SiC)半導体は、近年、シリコン(Si)半導体を用いた半導体装置の限界を超える半導体装置(以下、炭化珪素半導体装置とする)を作製(製造)可能な半導体材料として注目されている。特に、炭化珪素半導体は、シリコン半導体と比べて、絶縁破壊電界強度が大きい、熱伝導率が高いという特長を活かして高耐圧(例えば1700V以上)半導体装置への応用が期待されている。
【0003】
炭化珪素半導体装置がダイオード(以下、炭化珪素ダイオードとする)である場合、n
-
型ドリフト領域を構成するn
-
型エピタキシャル層の設計仕様を薄い厚さおよび高い不純物濃度に設定可能であることから、耐圧3300Vクラス程度までの炭化珪素ダイオードはショットキーバリアダイオード(SBD:Schottky Barrier Diode)構造とすることが一般的である。
【0004】
通常、SBD構造では、半導体基板とおもて面電極との接合面での電界強度が高く、逆方向電圧印加時にショットキー障壁を電子がトンネリングすることに起因する逆方向リーク電流増大、または炭化珪素固有の表面欠陥に起因する逆方向リーク電流増大という問題がある。このため、半導体基板のおもて面側にショットキー接合とpn接合とを混在させたJunction Barrier Schottky(JBS)構造を採用した炭化珪素ダイオードが提案されている。
【0005】
従来のSBD構造の炭化珪素ダイオードの構造について、JBS構造を採用した炭化珪素ダイオードの構造について説明する。図27は、従来の炭化珪素半導体装置の構造を示す断面図である。
【0006】
図27に示す従来の炭化珪素半導体装置140は、活性領域110において半導体基板130のおもて面側に、n
-
型ドリフト領域112とおもて面電極114を構成するチタン膜131とのショットキー接合によるSBD構造と、p
+
型領域113とn
-
型ドリフト領域112とのpn接合と、を混在させたJBS構造の縦型の炭化珪素ダイオードである。また、おもて面電極114の最下層としてニッケルシリサイド膜133がp
+
型領域113上に設けられる。
【0007】
従来の炭化珪素半導体装置140のショットキー接合は、半導体基板130のおもて面に露出されたn
-
型ドリフト領域112と、半導体基板130のおもて面上に設けられたチタン膜131とアルミニウム合金膜132で構成されるおもて面電極114と、で形成されている。半導体基板130は、炭化珪素からなるn
+
型出発基板111のおもて面上に、n
-
型ドリフト領域112となるn
-
型エピタキシャル層を積層したエピタキシャル基板である。n
+
型出発基板111は、n
+
型カソード領域である。半導体基板130の裏面の全面に裏面電極119が設けられ、n
+
型出発基板111に電気的に接続されている。符号115、120、121、122は、それぞれ、フィールド酸化膜、エッジ終端領域、フィールドリミッティングリング(FLR:Field Limiting Ring)およびJTE構造を構成するp
-
型領域である。
【0008】

+
型領域113は、活性領域110において半導体基板130のおもて面の表面領域に選択的に設けられている。隣り合うp
+
型領域113間において半導体基板130のおもて面には、n
-
型ドリフト領域112が露出されている。p
+
型領域113とn
-
型ドリフト領域112とで半導体基板130のおもて面にpn接合が形成されている。隣り合うp
+
型領域113間のn
-
型ドリフト領域112は、半導体基板130のおもて面上に設けられたおもて面電極114の最下層のチタン膜131とのショットキー接合を形成する。
【0009】
図28は、従来の炭化珪素半導体装置を半導体基板のおもて面側から見たレイアウトを示す平面図である。図28に示すように、活性領域110においてp
+
型領域113およびニッケルシリサイド膜133は、ストライプ形状に設けられ、端部で、p
+
型領域113はFLR121に接続し、活性領域110のニッケルシリサイド膜133は、FLR121上のニッケルシリサイド膜133に接続する。
【0010】
このような構造とすることで、順方向に定格電流が流れる場合、p
+
型領域113以外のn
-
型ドリフト領域112のショットキー接合領域で電流が流れる。さらに、落雷などでサージ電流が流れる場合、ショットキー接合領域だけでは電流を流すことができないため、p
+
型領域113がバイポーラ動作を行い、電流が流れるようになる。また、p
+
型領域113上に、オーミック領域となるニッケルシリサイド膜133を設けることにより、p
+
型領域113のみのストライプ構造より、バイポーラ動作が容易になる。
(【0011】以降は省略されています)

この特許をJ-PlatPatで参照する

関連特許

富士電機株式会社
戸閉装置
6日前
富士電機株式会社
半導体装置
14日前
富士電機株式会社
半導体装置
13日前
富士電機株式会社
半導体装置
5日前
富士電機株式会社
半導体装置
10日前
富士電機株式会社
物品収納装置
17日前
富士電機株式会社
無停電電源装置
7日前
富士電機株式会社
制御回路、回路
17日前
富士電機株式会社
半導体モジュール
7日前
富士電機株式会社
燃料電池発電装置
13日前
富士電機株式会社
プロセッサシステム
6日前
富士電機株式会社
金属検知用アンテナ
10日前
富士電機株式会社
半導体装置の製造方法
7日前
富士電機株式会社
冷却器、電力変換装置
7日前
富士電機株式会社
試験装置および試験方法
13日前
富士電機株式会社
遅延装置および遅延方法
5日前
富士電機株式会社
端末、方法及びプログラム
7日前
富士電機株式会社
半導体装置及びその製造方法
12日前
富士電機株式会社
リセット装置および半導体装置
13日前
富士電機株式会社
半導体モジュール及び半導体装置
今日
富士電機株式会社
板金結合構造及び板金の結合方法
6日前
富士電機株式会社
レーザー装置および分析システム
4日前
富士電機株式会社
予測装置、予測方法及びプログラム
11日前
富士電機株式会社
半導体装置および半導体装置の製造方法
今日
富士電機株式会社
光学装置、及びそれを用いたガス分析計
4日前
富士電機株式会社
接合部材塗布装置及び接合部材塗布方法
6日前
富士電機株式会社
半導体装置の製造方法および半導体装置
3日前
富士電機株式会社
可視化装置、可視化方法及びプログラム
4日前
富士電機株式会社
圧力センサおよび圧力センサの製造方法
11日前
富士電機株式会社
スイッチング制御回路、制御回路、電源回路
13日前
富士電機株式会社
情報処理装置、情報処理方法、及びプログラム
14日前
富士電機株式会社
診断装置、診断システム、診断方法、プログラム
4日前
富士電機株式会社
診断装置、診断システム、診断方法、プログラム
4日前
富士電機株式会社
電子写真用感光体、その製造方法および電子写真装置
5日前
富士電機株式会社
電力市場価格予測システムおよび電力市場価格予測方法
3日前
富士電機株式会社
炭化珪素半導体装置および炭化珪素半導体装置の製造方法
10日前
続きを見る