特許ウォッチ

公開番号2024047691
公報種別公開特許公報(A)
公開日2024-04-08
出願番号2022153327
出願日2022-09-27
発明の名称ゲート駆動装置
出願人株式会社明電舎
代理人個人,個人,個人,個人
主分類H02M 1/08 20060101AFI20240401BHJP(電力の発電,変換,配電)
要約【課題】ターンオフ後に発生するサージ電圧とリンギングを抑制することができるゲート駆動装置を提供する。
【解決手段】パワーデバイス40のターンオフ後に、ミラークランプ制御信号を入力してから設定した時間、検出又は推定によって得たパワーデバイスのジャンクション温度Tjに応じて設定した電圧を生成し、ゲート信号に重畳する電圧生成・重畳部10と、前記パワーデバイス40のゲート電圧の電圧変化率を設定値以下に抑えてゲート電流を抑制する模擬ゲート回路20と、前記模擬ゲート回路20の出力電流を増幅する増幅回路30とを備えた。
【選択図】図1
特許請求の範囲【請求項１】
スイッチング制御がなされるパワーデバイスのサージ電圧およびリンギングの発生を抑制する、ミラークランプ機能を有したゲート駆動装置であって、
前記パワーデバイスのターンオフ後のゲート電圧を、設定した期間、設定した電圧に変化させるゲート電圧制御手段と、
前記パワーデバイスのゲート電圧の電圧変化率を設定値以下に抑えてゲート電流を抑制する模擬ゲート回路と、を備えたことを特徴とするゲート駆動装置。
続きを表示（約 400 文字）【請求項２】
前記ゲート電圧制御手段は、前記パワーデバイスのターンオフ後に、ミラークランプ制御信号を入力してから設定した時間、検出又は推定によって得たパワーデバイスのジャンクション温度に応じて設定した電圧を生成し、ゲート信号に重畳する電圧生成・重畳部を有しており、
前記模擬ゲート回路の出力電流を増幅する増幅回路を備えたことを特徴とする請求項１に記載のゲート駆動装置。
【請求項３】
前記模擬ゲート回路はコンデンサおよび抵抗の並列接続回路を備えていることを特徴とする請求項１又は２に記載のゲート駆動装置。
【請求項４】
前記模擬ゲート回路は、ドレインが前記ゲート電圧制御手段の出力側に接続され、ソースが０Ｖラインに接続され、設定したドレイン－ソース間インピーダンスを有した電界効果トランジスタを備えていることを特徴とする請求項１又は２に記載のゲート駆動装置。

発明の詳細な説明【技術分野】
【０００１】
本発明は、スイッチング制御がなされるパワーデバイスのゲート駆動装置に係り、リンギングが発生する期間のゲート電圧を制御することで、リンギングを抑制するゲート駆動回路において、大容量パワーデバイスの駆動に対応した回路方式に関する。
続きを表示（約 1,700 文字）【背景技術】
【０００２】
ＳｉＣ（炭化ケイ素、シリコンカーバイド）やＧａＮ（窒化ガリウム）などの次世代パワーデバイスでは、電流を遮断するターンオフ時にパワーデバイスの出力容量－パワーデバイスと直流リンクコンデンサ間の寄生インダクタンス－直流リンクコンデンサの経路で電気的な振動（リンギング）が発生する。このリンギングは、伝導・放射ノイズやデットタイム制約の要因となり、そのパワーデバイスを使用した機器性能を低下させる要因となる。他方、従来使用されていたＩＧＢＴ（ＩｎｓｕｌａｔｅｄＧａｔｅＢｉｐｏｌａｒＴｒａｎｓｉｓｔｏｒ）ではテール電流などの挙動によりリンギングが抑制されており、問題は顕在化していなかった。
【０００３】
従来のゲート駆動回路の一例を図５に示す。図５においてＧ、Ｓは、パワーデバイス４０（例えばＩＧＢＴ）のゲート端子、ソース端子を各々示し、Ｄはパワーデバイス４０のドレイン、Ｓはパワーデバイス４０のソースである。
【０００４】
尚、図５のパワーデバイス４０は、例えば電力変換装置における直流電源の正、負極端間に直列に接続された上アーム、下アームのパワーデバイスのうち、例えば上アームのパワーデバイスを示している。
パワーデバイス４０のゲート端子Ｇは、上側ゲート抵抗ＲｇＨおよびスイッチ１を介してオン制御電源Ｖｃｃに接続され、下側ゲート抵抗ＲｇＬおよびスイッチ２を介してオフ制御電源Ｖｅｅに接続され、ミラークランプ回路のスイッチ３を介してオフ制御電源Ｖｅｅに接続されている。パワーデバイス４０のソース端子Ｓは０Ｖ電位に接続されている。
【０００５】
パワーデバイス４０のターンオン時には、オフ側制御信号およびミラークランプ制御信号がオフ状態に遷移するためスイッチ２、３がオフ制御される。そしてオン側制御信号のオンによりスイッチ１がオン制御され、オン制御電源Ｖｃｃの電位がスイッチ１および上側ゲート抵抗ＲｇＨを介してゲート端子Ｇに印加される。
【０００６】
パワーデバイス４０のターンオフ時には、オン側制御信号がオフ状態に遷移してスイッチ１がオフ制御され、オフ側制御信号がオン状態に遷移してスイッチ２がオン制御される。このため、オフ制御電源Ｖｅｅの電位がスイッチ２および下側ゲート抵抗ＲｇＬを介してゲート端子Ｇに印加され、次にミラークランプ制御信号がオン状態に遷移するためスイッチ３がオン制御され、ゲート端子Ｇが直接オフ制御電源Ｖｅｅに接続される。
図５の従来のゲート駆動回路におけるターンオフ時の動作波形を図６に示す。図６（ａ）のＶｇｓ１はパワーデバイス４０のゲート－ソース間電圧の波形、図６（ａ）のＶｇｓ２はパワーデバイス４０に直列に接続された図示省略の下アーム側のパワーデバイスのゲート－ソース間電圧の波形、図６（ｂ）のＶｄｓ１はパワーデバイス４０のドレイン－ソース間電圧の波形、図６（ｂ）のＶｄｓ２はパワーデバイス４０に直列に接続された図示省略の下アーム側のパワーデバイスのドレイン－ソース間電圧の波形である。
【０００７】
時刻ｔ２１は、スイッチ１がオン→オフに遷移し、スイッチ２がオフ→オンに遷移する時刻であり、時刻ｔ２２は、ミラークランプ制御信号によりスイッチ３がオンされてパワーデバイス４０がターンオフする時刻である。
【０００８】
パワーデバイス４０のターンオフ後（時刻ｔ２２以降）は、図６（ｂ）に示すようにドレイン－ソース間電圧Ｖｄｓ１が上昇してサージおよびリンギングが発生している。
【０００９】
尚、従来のゲート駆動技術としては、例えば非特許文献１、特許文献１～４に記載のものが提案されていた。
【先行技術文献】
【非特許文献】
【００１０】
令和３年電気学会全国大会４－００９、「ＧａＮ向けデジタルゲートドライバＩＣによる損失の６９％減と電流オーバーシュートの６０％減」
【特許文献】
（【００１１】以降は省略されています）

関連特許