特許ウォッチ

公開番号2024046690
公報種別公開特許公報(A)
公開日2024-04-03
出願番号2024023733,2021572660
出願日2024-02-20,2021-05-24
発明の名称定電圧発生回路
出願人日清紡マイクロデバイス株式会社
代理人個人,個人
主分類G05F 1/56 20060101AFI20240327BHJP(制御;調整)
要約【課題】出力電圧の精度劣化を抑制し複数のモードを遷移し続ける誤動作を防止する。
【解決手段】定電圧発生回路は、基準電圧に基づいて出力電流を制御するトランジスタを駆動する第1の増幅回路と、第1の増幅回路に比較して高速で動作し、基準電圧に基づいてトランジスタを駆動する第2の増幅回路と、トランジスタから負荷に流れる出力電流を制限する保護回路と、第2の増幅回路の動作を制御する制御回路を含む。制御回路は、出力電流が増大し、第2のしきい値電流までは、第2の増幅回路を動作させず、第2のしきい値電流以上となったときに、第2の増幅回路を動作させる一方、出力電流が減少し、第2のしきい値電流よりも小さい第1のしきい値電流までは、第2の増幅回路を動作させ、第1のしきい値電流以下となったときに、第2の増幅回路を動作させないように制御する。第2の増幅回路は非動作時に内部ノードの動作電位を固定する動作電位固定回路を含む。
【選択図】図1
特許請求の範囲【請求項１】
電源と負荷との間に接続され、出力電流を制御する出力トランジスタと、
前記電源の電圧に基づいて発生される基準電圧に基づいて、前記出力トランジスタを駆動する第１の増幅回路と、
前記第１の増幅回路と並列に接続され、前記第１の増幅回路に比較して高速で動作し、前記基準電圧に基づいて前記出力トランジスタを駆動する第２の増幅回路と、
所定の動作時に、前記出力トランジスタから前記負荷に流れる出力電流を制限する保護回路と、
前記第２の増幅回路の動作を制御する制御回路とを備える定電圧発生回路であって、
前記第２の増幅回路は、前記第２の増幅回路の動作点を決定するバイアス電圧を印加する第１の内部ノードを含む差動対である第１のトランジスタ対を含む差動増幅回路であり、
前記第１のトランジスタ対は、前記第２の増幅回路の差動増幅回路の非反転入力端子に印加された第１の入力電圧を入力する第１の入力トランジスタ回路と、前記第２の増幅回路の差動増幅回路の反転入力端子に印加された第２の入力電圧を入力する第２の入力トランジスタ回路とを含み、
前記第１の入力トランジスタ回路は第１のトランジスタを含み、前記第１のトランジスタのゲートには前記第１の入力電圧が入力され、前記第１のトランジスタのドレインは第２のトランジスタを介して前記電源に接続され、前記第１のトランジスタのソースは第１の電流源を介して接地され、
前記第２の入力トランジスタ回路は第３のトランジスタを含み、前記第３のトランジスタのゲートには前記第２の入力電圧が入力され、前記第３のトランジスタのドレインは前記第１の内部ノードに接続され、上記第３のトランジスタのドレインは第４のトランジスタを介して前記電源に接続され、前記第３のトランジスタのソースは前記第１の電流源を介して接地され、
前記制御回路は、前記出力電流が軽負荷時から増大し、所定の第２のしきい値電流までは、前記第２の増幅回路を動作させず、前記第２のしきい値電流以上となったときに、前記第２の増幅回路を動作させる一方、前記出力電流が重負荷時から減少し、前記第２のしきい値電流よりも小さい所定の第１のしきい値電流までは、前記第２の増幅回路を動作させ、前記第１のしきい値電流以下となったときに、前記第２の増幅回路を動作させないように制御し、
前記第２の増幅回路はさらに、非動作時に、前記第１の内部ノードの動作電位を固定する第１の動作電位固定回路を含み、
前記第１の動作電位固定回路は、
（１）前記第２の増幅回路の非動作時に、前記第１の内部ノードに所定のバイアス電圧を印加することで、動作電位を固定する第１のバイアス電圧発生回路、もしくは
（２）前記第２の増幅回路の非動作時に、前記第１の内部ノードに所定の電流を流すことで、動作電位を固定する第１の電流発生回路であり、
前記第１の入力トランジスタ回路はさらに、前記第１のトランジスタと前記第２のトランジスタとの間に挿入された第５のトランジスタであって前記第１のトランジスタとカスコード接続された前記第５のトランジスタを含み、前記第５のトランジスタのゲートは前記第１のトランジスタのゲートに接続されて前記第１の入力電圧が入力され、前記第５のトランジスタのソースは前記第１のトランジスタのドレインに接続され、前記第５のトランジスタのドレインは前記第２のトランジスタを介して前記電源に接続され、
前記第２の入力トランジスタ回路はさらに、前記第３のトランジスタと前記第４のトランジスタとの間に挿入された第６のトランジスタであって前記第３のトランジスタとカスコード接続された前記第６のトランジスタを含み、前記第６のトランジスタのゲートは前記第３のトランジスタのゲートに接続されて前記第２の入力電圧が入力され、前記第６のトランジスタのソースは前記第３のトランジスタのドレインに接続され、前記第６のトランジスタのドレインは前記第４のトランジスタを介して前記電源に接続される、
定電圧発生回路。
続きを表示（約 2,400 文字）【請求項２】
前記保護回路はさらに、
第３の増幅回路の動作点を決定するバイアス電圧を印加する第２の内部ノードを含む差動対である第２のトランジスタ対を含む差動増幅回路である前記第３の増幅回路を備え、
前記第２のトランジスタ対は、前記第３の増幅回路の差動増幅回路の非反転入力端子に印加された第３の入力電圧を入力する第３の入力トランジスタ回路と、前記第３の増幅回路の差動増幅回路の反転入力端子に印加された第４の入力電圧を入力する第４の入力トランジスタ回路とを含み、
前記第３の入力トランジスタ回路は第７のトランジスタを含み、前記第７のトランジスタのゲートには前記第３の入力電圧が入力され、前記第７のトランジスタのドレインは第８のトランジスタを介して前記電源に接続され、前記第７のトランジスタのソースは第２の電流源を介して接地され、
前記第４の入力トランジスタ回路は第９のトランジスタを含み、前記第９のトランジスタのゲートには前記第４の入力電圧が入力され、前記第９のトランジスタのドレインは前記第２の内部ノードに接続されかつ前記第４の入力電圧が入力され、上記第９のトランジスタのドレインは第１０のトランジスタを介して前記電源に接続され、前記第９のトランジスタのソースは前記第２の電流源を介して接地され、
前記制御回路は、前記出力電流が軽負荷時から増大し、所定の第４のしきい値電流までは、前記第３の増幅回路を動作させず、前記第４のしきい値電流以上となったときに、前記第３の増幅回路を動作させる一方、前記出力電流が重負荷時から減少し、前記第４のしきい値電流よりも小さい所定の第３のしきい値電流までは、前記第３の増幅回路を動作させ、前記第３のしきい値電流以下となったときに、前記第３の増幅回路を動作させないように制御する、
請求項１に記載の定電圧発生回路。
【請求項３】
前記第３の入力トランジスタ回路はさらに、前記第７のトランジスタと前記第８のトランジスタとの間に挿入された第１１のトランジスタであって前記第７のトランジスタとカスコード接続された前記第１１のトランジスタを含み、前記第１１のトランジスタのゲートは前記第７のトランジスタのゲートに接続されて前記第３の入力電圧が入力され、前記第１１のトランジスタのソースは前記第７のトランジスタのドレインに接続され、前記第１１のトランジスタのドレインは前記第８のトランジスタを介して前記電源に接続され、
前記第４の入力トランジスタ回路はさらに、前記第９のトランジスタと前記第１０のトランジスタとの間に挿入された第１２のトランジスタであって前記第９のトランジスタとカスコード接続された前記第１２のトランジスタを含み、前記第１２のトランジスタのゲートは前記第９のトランジスタのゲートに接続されて前記第４の入力電圧が入力され、前記第１２のトランジスタのソースは前記第９のトランジスタのドレインに接続され、前記第１２のトランジスタのドレインは前記第１０のトランジスタを介して前記電源に接続される、
請求項２に記載の定電圧発生回路。
【請求項４】
前記第１のしきい値電流は前記第３のしきい値電流に等しく、前記第２のしきい値電流は前記第４のしきい値電流に等しくなるように設定される、
請求項２又は３に記載の定電圧発生回路。
【請求項５】
前記保護回路はさらに、非動作時に、前記第２の内部ノードの動作電位を固定する第２の動作電位固定回路を含む、
請求項２～４のうちのいずれか１つに記載の定電圧発生回路。
【請求項６】
前記第２の動作電位固定回路は、
（１）前記保護回路の非動作時に、前記第２の内部ノードに所定のバイアス電圧を印加することで、動作電位を固定する第２のバイアス電圧発生回路、もしくは
（２）前記保護回路の非動作時に、前記第２の内部ノードに所定の電流を流すことで、動作電位を固定する第２の電流発生回路である、
請求項５に記載の定電圧発生回路。
【請求項７】
請求項１に記載の前記第１のバイアス電圧発生回路、及び請求項６に記載の前記第２のバイアス電圧発生回路は、
少なくとも２個のトランジスタを直列に接続した電圧発生回路であって、前記基準電圧に基づいて、所定のバイアス電圧を発生する電圧発生回路を含む、
定電圧発生回路。
【請求項８】
前記第１のバイアス電圧発生回路は、
少なくとも２個のトランジスタを直列に接続した電圧発生回路であって、前記基準電圧に基づいて、所定のバイアス電圧を発生する第１の電圧発生回路と、
カレントミラー回路を含む第２の電圧発生回路であって、前記第１の電圧発生回路により発生されたバイアス電圧に対応するバイアス電圧を発生して前記第１の内部ノードに出力する前記第２の電圧発生回路とを含む、
請求項１に記載の定電圧発生回路。
【請求項９】
前記第１のバイアス電圧発生回路は、
前記基準電圧に基づいて所定の内部基準電圧を発生する内部基準電圧発生回路と、
前記内部基準電圧に基づいて所定のバイアス電圧を発生し、カレントミラー回路を用いて出力インピーダンスを調整して前記第１の内部ノードに出力する電圧発生回路とを含む、
請求項１に記載の定電圧発生回路。
【請求項１０】
前記第１の電流発生回路は、
前記第２の増幅回路の動作時に、所定の第１の電流を前記第１の内部ノードに流し、
前記第２の増幅回路の非動作時に、前記第１の電流よりも小さい所定の第２の電流を前記第１の内部ノードに流す、
請求項１に記載の定電圧発生回路。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本発明は、例えば、比較的低い入出力間電位差でも動作する低ドロップアウトレギュレータ（以下、ＬＤＯという。）などの定電圧発生回路に関する。
続きを表示（約 2,900 文字）【背景技術】
【０００２】
従来、出力電圧値、出力電流値又は端子印加電圧の極性に応じて複数のモードを切り替える電源回路の構成において、基準電圧源を共有する場合、各モードの切り替え時において基準電圧源に接続されたトランジスタのドレイン及びソースの片方又は両方の電位が変動する。上記切り替え時にトランジスタの寄生容量がカップリング容量として作用し、基準電圧源にノイズが重畳して切り替え前後で基準電圧が変化する。これにより、電源回路の出力電圧がそれに追従することで出力電圧変化、又は電源回路の出力電圧変化に伴う出力電流の変化が発生する。そして、出力電圧変化、又は電源回路の出力電圧変化に伴う出力電流の変化によって意図しないモード遷移を誘発し、最悪の場合、各モードを遷移し続ける誤動作に繋がるという問題点があった。
【０００３】
上記の誤動作を回避する手段として、他方の回路動作に影響を与えないようにするために電位変動が発生する回路と他方の回路とで異なる基準電圧源を使用する方法が既に知られている。加えて、基準電圧源へ重畳されるノイズの絶対値を抑制するためにモード切り替えの際に、ドレイン及びソースの片方又は両方の電位が変動する基準電圧源に接続されたトランジスタのサイズを小さくして寄生容量を低減させる方法も既知の事実である。そして、基準電圧が切り替え前後で変化した際、基準電圧に電源回路の出力電圧が追従する制御が存在することによる電源回路の出力電圧変化、又はそれに伴う出力電流の変化によってモードの切り替えが発生しないように差動増幅器にオフセットを付ける方法も既知技術として存在する。
【０００４】
例えば、特許文献１では、電源と負荷との間に接続された第１トランジスタを駆動する第１アンプと、第１トランジスタに並列接続された第２トランジスタを駆動する第２アンプと、第１アンプ及び第２アンプをそれぞれ制御するアンプ制御回路とを有するシリーズレギュレータが開示されている。当該シリーズレギュレータにおいて、第２トランジスタの電流能力は、第１トランジスタの電流能力よりも小さく、第２アンプの消費電流は、第１アンプの消費電流よりも小さく設定される。アンプ制御回路は、負荷に流れる出力電流が所定のアンプ切り替え閾値よりも小さい第１負荷領域では、第１トランジスタに流れる第１出力電流をゼロ値とし、第２トランジスタに流れる第２出力電流で出力電流の全てを賄うように、第１アンプ及び第２アンプをそれぞれ制御する。一方、出力電流がアンプ切り替え閾値よりも大きい第２負荷領域では、第２出力電流をゼロ値またはアンプ切り替え閾値よりも小さい固定値とする。また、第１出力電流で出力電流の全て又は出力電流から第２出力電流を差し引いた差分を賄うように、第１アンプ及び第２アンプをそれぞれ制御する。
【先行技術文献】
【特許文献】
【０００５】
特開２０１９－１８５０９５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかし、今までの各モードを遷移し続ける誤動作を回避する手法として、異なる基準電圧源を使用する方法はチップ面積の増大、かつ基準電圧源の仕上りバラツキによって各モードの出力電圧の差が精度劣化に繋がる。また、トランジスタサイズを小さくするという方法はトランジスタ間のミスマッチが発生し、比較器又は差動増幅器の特性バラつきを増大させ、これも各モード間で発生する出力電圧の差が大きくなり出力電圧精度の劣化に繋がる。さらに、差動増幅器にオフセットを付ける方法は基準電圧源に重畳されるノイズ以上のオフセットを付ける必要があるため上記と同様で出力電圧の精度が劣化する等の問題点があった。
【０００７】
本発明の目的は以上の問題点を解決し、従来技術と比較して、出力電圧の精度劣化を抑制しつつ、複数のモードを遷移し続ける誤動作を防止することができる定電圧発生回路を提供することにある。
【課題を解決するための手段】
【０００８】
本発明の一態様に係る定電圧発生回路は、
電源と負荷との間に接続され、出力電流を制御するトランジスタと、
前記電源からの基準電圧に基づいて前記トランジスタを駆動する第１の増幅回路と、
前記第１の増幅回路と並列に接続され、前記第１の増幅回路に比較して高速で動作し、前記電源からの基準電圧に基づいて前記トランジスタを駆動する第２の増幅回路と、
所定の動作時に、前記トランジスタから前記負荷に流れる出力電流を制限する保護回路と、
前記第２の増幅回路の動作を制御する制御回路とを備える定電圧発生回路であって、
前記制御回路は、前記出力電流が軽負荷時から増大し、所定の第２のしきい値電流までは、前記第２の増幅回路を動作させず、前記第２のしきい値電流以上となったときに、前記第２の増幅回路を動作させる一方、前記出力電流が重負荷時から減少し、前記第２のしきい値電流よりも小さい所定の第１のしきい値電流までは、前記第２の増幅回路を動作させ、前記第１のしきい値電流以下となったときに、前記第２の増幅回路を動作させないように制御し、
前記第２の増幅回路はさらに、非動作時に、前記第２の増幅回路の内部ノードの動作電位を固定する第１の動作電位固定回路を含む。
【発明の効果】
【０００９】
従って、本発明に係る定電圧発生回路によれば、カップリング容量を介したノイズ重畳が原因で発生する基準電圧源の出力電圧の変化を抑制することが可能である。これにより、差動増幅器のオフセット電圧を小さく設定でき、各モードにおいて出力電圧の差として発生する出力電圧の精度の劣化を抑制しつつ、電源回路が複数のモードを遷移し続ける誤動作を防止することができる。
【図面の簡単な説明】
【００１０】
実施形態に係る定電圧発生回路２とその周辺回路の構成例を示すブロック図である。
図１の差動増幅回路２１，２２の詳細構成を示す回路図である。
図１の定電圧発生回路２の保護実行回路１３のための差動増幅回路２２及び差動増幅回路２１の停止動作を示すタイミングチャートである。
変形例１に係る差動増幅回路２１Ａの構成例を示すブロック図である。
変形例２に係る差動増幅回路２１Ｂの構成例を示すブロック図である。
変形例３に係る差動増幅回路２１Ｃの構成例を示すブロック図である。
図１の差動増幅回路２１で用いるしきい値電流Ｉｔｈ１，Ｉｔｈ２の設定値を説明する図である。
図１の差動増幅回路２２で用いるしきい値電流Ｉｔｈ３，Ｉｔｈ４の設定値を説明する図である。
【発明を実施するための形態】
（【００１１】以降は省略されています）

関連特許