特許ウォッチ

公開番号2024046689
公報種別公開特許公報(A)
公開日2024-04-03
出願番号2024023534,2023563899
出願日2024-02-20,2023-04-26
発明の名称半導体装置
出願人ヌヴォトンテクノロジージャパン株式会社
代理人個人,個人,個人
主分類H01L 29/78 20060101AFI20240327BHJP(基本的電気素子)
要約【課題】表面側から比較的容易に第1の縦型MOSトランジスタと第2の縦型MOSトランジスタとを区別する。
【解決手段】半導体装置1は、平面視において矩形状の半導体層40と、半導体層40の第1の領域A1に形成された第1の縦型MOSトランジスタ10と、平面視において、第1の領域A1に隣接した第2の領域A2に形成された第2の縦型MOSトランジスタ20とを備え、平面視において、第1の領域A1と第2の領域A2とは半導体層40を面積で二等分する一方と他方とであり、第1の領域A1に備わる第1のゲート電極19と第1のゲート配線114とがなす形状と、第2の領域A2に備わる第2のゲート電極29と第2のゲート配線124とがなす形状とは、第1の領域A1と第2の領域A2との境界線を対称の軸とする線対称の関係になく、かつ、半導体層40の中心を対称の中心とする点対称の関係にない。
【選択図】図9G
特許請求の範囲【請求項１】
フェイスダウン実装が可能なチップサイズパッケージ型の半導体装置であって、
半導体基板と、
前記半導体基板上に形成された半導体層と、
前記半導体層の第１の領域に形成された、複数の第１のゲートトレンチを有する第１の縦型ＭＯＳトランジスタと、
前記半導体層の平面視において、前記第１の領域に隣接した第２の領域に形成された、複数の第２のゲートトレンチを有する第２の縦型ＭＯＳトランジスタと、
前記半導体基板の裏面に接触して形成された金属層と、を備え、
前記半導体基板は、前記第１の縦型ＭＯＳトランジスタおよび前記第２の縦型ＭＯＳトランジスタの共通ドレイン領域であり、
前記平面視において、前記第１の領域と前記第２の領域とは前記半導体層を面積で二等分する一方と他方とであって、
前記平面視において、前記第１の領域には、前記第１の縦型ＭＯＳトランジスタの、第１のソース電極と第１のソースパッド、および、第１のゲート電極と第１のゲートパッド、が形成され、
前記平面視において、前記第２の領域には、前記第２の縦型ＭＯＳトランジスタの、第２のソース電極と第２のソースパッド、および、第２のゲート電極と第２のゲートパッド、が形成され、
前記平面視において、前記第１のソース電極の形状と前記第２のソース電極の形状とは、前記半導体層の中心を対称の中心とする点対称の関係になく、
前記第１のソース電極の形状と前記第２のソース電極の形状とは、前記第１の領域と前記第２の領域との境界線を対称の軸とする線対称の関係にない
半導体装置。
続きを表示（約 1,700 文字）【請求項２】
前記平面視において、前記第１のソース電極の外周に備わる角部の個数と、前記第２のソース電極の外周に備わる角部の個数とが異なる
請求項１に記載の半導体装置。
【請求項３】
前記平面視において、前記第１のソース電極の面積と、前記第２のソース電極の面積とが異なる
請求項１に記載の半導体装置。
【請求項４】
前記平面視において、前記第１のソース電極の面積と前記第２のソース電極の面積との差異は、前記第１のソース電極の面積の５％未満である
請求項３に記載の半導体装置。
【請求項５】
前記第１のソース電極は、前記平面視において、前記第１のソース電極の形状と前記第２のソース電極の形状とが、前記半導体層の中心を対称の中心とする点対称の関係にない個所を有し、
前記第１のソース電極が有する前記個所は、前記平面視において、前記第１のソース電極の中心よりも、前記第２の領域から遠ざかる範囲にある
請求項１に記載の半導体装置。
【請求項６】
フェイスダウン実装が可能なチップサイズパッケージ型の半導体装置であって、
半導体基板と、
前記半導体基板上に形成された半導体層と、
前記半導体層の第１の領域に形成された、複数の第１のゲートトレンチを有する第１の縦型ＭＯＳトランジスタと、
前記半導体層の平面視において、前記第１の領域に隣接した第２の領域に形成された、複数の第２のゲートトレンチを有する第２の縦型ＭＯＳトランジスタと、
前記半導体基板の裏面に接触して形成された金属層と、を備え、
前記半導体基板は、前記第１の縦型ＭＯＳトランジスタおよび前記第２の縦型ＭＯＳトランジスタの共通ドレイン領域であり、
前記平面視において、前記第１の領域と前記第２の領域とは前記半導体層を面積で二等分する一方と他方とであって、
前記平面視において、前記第１の領域には、前記第１の縦型ＭＯＳトランジスタの、第１のソース電極と１以上の第１のソースパッド、および、第１のゲート電極と第１のゲートパッド、が形成され、
前記平面視において、前記第２の領域には、前記第２の縦型ＭＯＳトランジスタの、第２のソース電極と１以上の第２のソースパッド、および、第２のゲート電極と第２のゲートパッド、が形成され、
前記平面視において、前記１以上の第１のソースパッドの形状と前記１以上の第２のソースパッドの形状とは、前記半導体層の中心を対称の中心とする点対称の関係になく、
前記１以上の第１のソースパッドの形状と前記１以上の第２のソースパッドの形状とは、前記第１の領域と前記第２の領域との境界線を対称の軸とする線対称の関係にない
半導体装置。
【請求項７】
前記平面視において、前記１以上の第１のソースパッドの外周に備わる角部の個数の合計と、前記１以上の第２のソースパッドの外周に備わる角部の個数の合計とが異なる
請求項６に記載の半導体装置。
【請求項８】
前記平面視において、前記１以上の第１のソースパッドの面積の合計と、前記１以上の第２のソースパッドの面積の合計とが異なる
請求項６に記載の半導体装置。
【請求項９】
前記平面視において、前記１以上の第１のソースパッドの面積の合計と、前記１以上の第２のソースパッドの面積の合計との差異は、前記１以上の第１のソースパッドの面積の合計の５％未満である
請求項８に記載の半導体装置。
【請求項１０】
前記１以上の第１のソースパッドは、前記平面視において、前記１以上の第１のソースパッドの形状と前記１以上の第２のソースパッドの形状とが、前記半導体層の中心を対称の中心とする点対称の関係にない個所を有し、
前記１以上の第１のソースパッドが有する前記個所は、前記平面視において、前記１以上の第１のソースパッドの中心よりも、前記第２の領域から遠ざかる範囲にある
請求項６に記載の半導体装置。

発明の詳細な説明【技術分野】
【０００１】
本開示は、半導体装置に関し、特には、チップサイズパッケージ型の半導体装置に関する。
続きを表示（約 3,400 文字）【背景技術】
【０００２】
リチウムイオン電池を過充電または／および過放電から保護する目的で、１チップで双方向の導通を制御できるデュアル構成の縦型ＭＯＳトランジスタが使用されている。特許文献１および特許文献２には、デュアル構成の縦型ＭＯＳトランジスタの構造が開示されており、１チップに備わる２つの縦型ＭＯＳトランジスタのそれぞれが、平面視で、線対称または点対称の配置となる構造が示されている。
【先行技術文献】
【特許文献】
【０００３】
特開２００２－３６８２１７号公報
特開２００２－３６８２１９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
リチウムイオン電池を過充電または／および過放電から保護する目的で使用される、双方向導通を制御できるデュアル構成の縦型ＭＯＳトランジスタにおいては、ＥＳＤ（ＥｌｅｃｔｒｏＳｔａｔｉｃＤｉｓｃｈａｒｇｅ）耐性を維持しながらスイッチング応答性を高めることが求められる場合がある。
【課題を解決するための手段】
【０００５】
上記の課題を解決するために、本開示に係る半導体装置は、フェイスダウン実装が可能なチップサイズパッケージ型の半導体装置であって、半導体基板と、前記半導体基板上に形成された半導体層と、前記半導体層の第１の領域に形成された、複数の第１のゲートトレンチを有する第１の縦型ＭＯＳトランジスタと、前記半導体層の平面視において、前記第１の領域に隣接した第２の領域に形成された、複数の第２のゲートトレンチを有する第２の縦型ＭＯＳトランジスタと、前記半導体基板の裏面に接触して形成された金属層と、を備え、前記半導体基板は、前記第１の縦型ＭＯＳトランジスタおよび前記第２の縦型ＭＯＳトランジスタの共通ドレイン領域であり、前記平面視において、前記第１の領域と前記第２の領域とは前記半導体層を面積で二等分する一方と他方とであって、前記平面視において、前記第１の領域には、前記第１の縦型ＭＯＳトランジスタの、第１のソース電極と第１のソースパッド、および、第１のゲート電極と第１のゲートパッド、が形成され、前記平面視において、前記第２の領域には、前記第２の縦型ＭＯＳトランジスタの、第２のソース電極と第２のソースパッド、および、第２のゲート電極と第２のゲートパッド、が形成され、前記平面視において、前記第１のソース電極の形状と前記第２のソース電極の形状とは、前記半導体層の中心を対称の中心とする点対称の関係になく、前記第１のソース電極の形状と前記第２のソース電極の形状とは、前記第１の領域と前記第２の領域との境界線を対称の軸とする線対称の関係にない。
【０００６】
また本開示に係る半導体装置は、フェイスダウン実装が可能なチップサイズパッケージ型の半導体装置であって、半導体基板と、前記半導体基板上に形成された半導体層と、前記半導体層の第１の領域に形成された、複数の第１のゲートトレンチを有する第１の縦型ＭＯＳトランジスタと、前記半導体層の平面視において、前記第１の領域に隣接した第２の領域に形成された、複数の第２のゲートトレンチを有する第２の縦型ＭＯＳトランジスタと、前記半導体基板の裏面に接触して形成された金属層と、を備え、前記半導体基板は、前記第１の縦型ＭＯＳトランジスタおよび前記第２の縦型ＭＯＳトランジスタの共通ドレイン領域であり、前記平面視において、前記第１の領域と前記第２の領域とは前記半導体層を面積で二等分する一方と他方とであって、前記平面視において、前記第１の領域には、前記第１の縦型ＭＯＳトランジスタの、第１のソース電極と１以上の第１のソースパッド、および、第１のゲート電極と第１のゲートパッド、が形成され、前記平面視において、前記第２の領域には、前記第２の縦型ＭＯＳトランジスタの、第２のソース電極と１以上の第２のソースパッド、および、第２のゲート電極と第２のゲートパッド、が形成され、前記平面視において、前記１以上の第１のソースパッドの形状と前記１以上の第２のソースパッドの形状とは、前記半導体層の中心を対称の中心とする点対称の関係になく、前記１以上の第１のソースパッドの形状と前記１以上の第２のソースパッドの形状とは、前記第１の領域と前記第２の領域との境界線を対称の軸とする線対称の関係にない。
【発明の効果】
【０００７】
本開示によれば、双方向の導通を制御できるデュアル構成の縦型ＭＯＳとランジスタにおいて、表面側（パッド面側）から第１の縦型ＭＯＳとランジスタと第２の縦がＭＯＳトランジスタとを比較的容易に区別することができる。
【図面の簡単な説明】
【０００８】
図１は、実施形態１に係る半導体装置の構造の一例を示す断面模式図である。
図２Ａは、実施形態１の典型例に係る半導体装置の構造の一例を示す平面模式図である。
図２Ｂは、実施形態１に係る半導体装置に流れる主電流を示す断面模式図である。
図３Ａは、実施形態１の典型例に係る半導体装置の構造の一例を示す平面模式図である。
図３Ｂは、実施形態１の典型例に係る半導体装置の構造の一例を示す平面模式図である。
図４Ａは、実施形態１に係る第１のトランジスタの略単位構成の平面模式図である。
図４Ｂは、実施形態１に係る第１のトランジスタの略単位構成の斜視模式図である。
図５Ａは、実施形態１の変形例１に係る半導体装置の構造の一例を示す平面模式図である。
図５Ｂは、実施形態１の変形例１に係る半導体装置の構造の一例を示す平面模式図である。
図６は、実施形態１の変形例２に係る半導体装置の構造の一例を示す平面模式図である。
図７Ａは、実施形態１の変形例３に係る半導体装置の構造の一例を示す平面模式図である。
図７Ｂは、実施形態１の変形例３に係る半導体装置の構造の一例を示す平面模式図である。
図８は、実施形態２に係る半導体装置の構造の一例を示す平面模式図である。
図９Ａは、実施形態３に係る半導体装置の構造の一例を示す平面模式図である。
図９Ｂは、実施形態３に係る半導体装置の構造の一例を示す平面模式図である。
図９Ｃは、実施形態３に係る半導体装置の構造の一例を示す平面模式図である。
図９Ｄは、実施形態３に係る比較例の半導体装置の構造を示す平面模式図である。
図９Ｅは、実施形態３に係る半導体装置の構造の一例を示す平面模式図である。
図９Ｆは、実施形態３に係る半導体装置の構造の一例を示す平面模式図である。
図９Ｇは、実施形態３に係る半導体装置の構造の一例を示す平面模式図である。
図９Ｈは、実施形態３に係る半導体装置の構造の一例を示す平面模式図である。
【発明を実施するための形態】
【０００９】
以下、本開示の一態様に係る半導体装置の具体例について、図面を参照しながら説明する。ここで示す実施形態は、いずれも本開示の一具体例を示すものである。従って、以下の実施形態で示される数値、形状、構成要素、構成要素の配置および接続形態は一例であって本開示を限定する趣旨ではない。また、各図は模式図であり、必ずしも厳密に図示されたものではない。各図において、実質的に同一の構成に対しては同一の符号を付しており、重複する説明は省略または簡略化する。
【００１０】
（実施形態１）
［１．半導体装置の構造］
図１は半導体装置の構造の一例を示す断面図である。図２Ａはその典型例としての平面図であり、半導体装置は矩形状であることを除いては、その大きさや形状は一例である。またパッドの大きさや形状および配置も一例である。図２Ｂは、半導体装置に流れる主電流を模式的に示す断面図である。図１および図２Ｂは、図２ＡのＩ－Ｉに沿って切断したときの切断面である。ところで、本開示においては、長方形という用語には正方形は含まれないと定義する。長方形であっても正方形であってもよい場合には、矩形という用語を用いで区別するものとする。
（【００１１】以降は省略されています）

関連特許