TOP特許意匠商標
特許ウォッチ Twitter
10個以上の画像は省略されています。
公開番号2024046689
公報種別公開特許公報(A)
公開日2024-04-03
出願番号2024023534,2023563899
出願日2024-02-20,2023-04-26
発明の名称半導体装置
出願人ヌヴォトンテクノロジージャパン株式会社
代理人個人,個人,個人
主分類H01L 29/78 20060101AFI20240327BHJP(基本的電気素子)
要約【課題】表面側から比較的容易に第1の縦型MOSトランジスタと第2の縦型MOSトランジスタとを区別する。
【解決手段】半導体装置1は、平面視において矩形状の半導体層40と、半導体層40の第1の領域A1に形成された第1の縦型MOSトランジスタ10と、平面視において、第1の領域A1に隣接した第2の領域A2に形成された第2の縦型MOSトランジスタ20とを備え、平面視において、第1の領域A1と第2の領域A2とは半導体層40を面積で二等分する一方と他方とであり、第1の領域A1に備わる第1のゲート電極19と第1のゲート配線114とがなす形状と、第2の領域A2に備わる第2のゲート電極29と第2のゲート配線124とがなす形状とは、第1の領域A1と第2の領域A2との境界線を対称の軸とする線対称の関係になく、かつ、半導体層40の中心を対称の中心とする点対称の関係にない。
【選択図】図9G
特許請求の範囲【請求項1】
フェイスダウン実装が可能なチップサイズパッケージ型の半導体装置であって、
半導体基板と、
前記半導体基板上に形成された半導体層と、
前記半導体層の第1の領域に形成された、複数の第1のゲートトレンチを有する第1の縦型MOSトランジスタと、
前記半導体層の平面視において、前記第1の領域に隣接した第2の領域に形成された、複数の第2のゲートトレンチを有する第2の縦型MOSトランジスタと、
前記半導体基板の裏面に接触して形成された金属層と、を備え、
前記半導体基板は、前記第1の縦型MOSトランジスタおよび前記第2の縦型MOSトランジスタの共通ドレイン領域であり、
前記平面視において、前記第1の領域と前記第2の領域とは前記半導体層を面積で二等分する一方と他方とであって、
前記平面視において、前記第1の領域には、前記第1の縦型MOSトランジスタの、第1のソース電極と第1のソースパッド、および、第1のゲート電極と第1のゲートパッド、が形成され、
前記平面視において、前記第2の領域には、前記第2の縦型MOSトランジスタの、第2のソース電極と第2のソースパッド、および、第2のゲート電極と第2のゲートパッド、が形成され、
前記平面視において、前記第1のソース電極の形状と前記第2のソース電極の形状とは、前記半導体層の中心を対称の中心とする点対称の関係になく、
前記第1のソース電極の形状と前記第2のソース電極の形状とは、前記第1の領域と前記第2の領域との境界線を対称の軸とする線対称の関係にない
半導体装置。
続きを表示(約 1,700 文字)【請求項2】
前記平面視において、前記第1のソース電極の外周に備わる角部の個数と、前記第2のソース電極の外周に備わる角部の個数とが異なる
請求項1に記載の半導体装置。
【請求項3】
前記平面視において、前記第1のソース電極の面積と、前記第2のソース電極の面積とが異なる
請求項1に記載の半導体装置。
【請求項4】
前記平面視において、前記第1のソース電極の面積と前記第2のソース電極の面積との差異は、前記第1のソース電極の面積の5%未満である
請求項3に記載の半導体装置。
【請求項5】
前記第1のソース電極は、前記平面視において、前記第1のソース電極の形状と前記第2のソース電極の形状とが、前記半導体層の中心を対称の中心とする点対称の関係にない個所を有し、
前記第1のソース電極が有する前記個所は、前記平面視において、前記第1のソース電極の中心よりも、前記第2の領域から遠ざかる範囲にある
請求項1に記載の半導体装置。
【請求項6】
フェイスダウン実装が可能なチップサイズパッケージ型の半導体装置であって、
半導体基板と、
前記半導体基板上に形成された半導体層と、
前記半導体層の第1の領域に形成された、複数の第1のゲートトレンチを有する第1の縦型MOSトランジスタと、
前記半導体層の平面視において、前記第1の領域に隣接した第2の領域に形成された、複数の第2のゲートトレンチを有する第2の縦型MOSトランジスタと、
前記半導体基板の裏面に接触して形成された金属層と、を備え、
前記半導体基板は、前記第1の縦型MOSトランジスタおよび前記第2の縦型MOSトランジスタの共通ドレイン領域であり、
前記平面視において、前記第1の領域と前記第2の領域とは前記半導体層を面積で二等分する一方と他方とであって、
前記平面視において、前記第1の領域には、前記第1の縦型MOSトランジスタの、第1のソース電極と1以上の第1のソースパッド、および、第1のゲート電極と第1のゲートパッド、が形成され、
前記平面視において、前記第2の領域には、前記第2の縦型MOSトランジスタの、第2のソース電極と1以上の第2のソースパッド、および、第2のゲート電極と第2のゲートパッド、が形成され、
前記平面視において、前記1以上の第1のソースパッドの形状と前記1以上の第2のソースパッドの形状とは、前記半導体層の中心を対称の中心とする点対称の関係になく、
前記1以上の第1のソースパッドの形状と前記1以上の第2のソースパッドの形状とは、前記第1の領域と前記第2の領域との境界線を対称の軸とする線対称の関係にない
半導体装置。
【請求項7】
前記平面視において、前記1以上の第1のソースパッドの外周に備わる角部の個数の合計と、前記1以上の第2のソースパッドの外周に備わる角部の個数の合計とが異なる
請求項6に記載の半導体装置。
【請求項8】
前記平面視において、前記1以上の第1のソースパッドの面積の合計と、前記1以上の第2のソースパッドの面積の合計とが異なる
請求項6に記載の半導体装置。
【請求項9】
前記平面視において、前記1以上の第1のソースパッドの面積の合計と、前記1以上の第2のソースパッドの面積の合計との差異は、前記1以上の第1のソースパッドの面積の合計の5%未満である
請求項8に記載の半導体装置。
【請求項10】
前記1以上の第1のソースパッドは、前記平面視において、前記1以上の第1のソースパッドの形状と前記1以上の第2のソースパッドの形状とが、前記半導体層の中心を対称の中心とする点対称の関係にない個所を有し、
前記1以上の第1のソースパッドが有する前記個所は、前記平面視において、前記1以上の第1のソースパッドの中心よりも、前記第2の領域から遠ざかる範囲にある
請求項6に記載の半導体装置。

発明の詳細な説明【技術分野】
【0001】
本開示は、半導体装置に関し、特には、チップサイズパッケージ型の半導体装置に関する。
続きを表示(約 3,400 文字)【背景技術】
【0002】
リチウムイオン電池を過充電または/および過放電から保護する目的で、1チップで双方向の導通を制御できるデュアル構成の縦型MOSトランジスタが使用されている。特許文献1および特許文献2には、デュアル構成の縦型MOSトランジスタの構造が開示されており、1チップに備わる2つの縦型MOSトランジスタのそれぞれが、平面視で、線対称または点対称の配置となる構造が示されている。
【先行技術文献】
【特許文献】
【0003】
特開2002-368217号公報
特開2002-368219号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
リチウムイオン電池を過充電または/および過放電から保護する目的で使用される、双方向導通を制御できるデュアル構成の縦型MOSトランジスタにおいては、ESD(Electro Static Discharge)耐性を維持しながらスイッチング応答性を高めることが求められる場合がある。
【課題を解決するための手段】
【0005】
上記の課題を解決するために、本開示に係る半導体装置は、フェイスダウン実装が可能なチップサイズパッケージ型の半導体装置であって、半導体基板と、前記半導体基板上に形成された半導体層と、前記半導体層の第1の領域に形成された、複数の第1のゲートトレンチを有する第1の縦型MOSトランジスタと、前記半導体層の平面視において、前記第1の領域に隣接した第2の領域に形成された、複数の第2のゲートトレンチを有する第2の縦型MOSトランジスタと、前記半導体基板の裏面に接触して形成された金属層と、を備え、前記半導体基板は、前記第1の縦型MOSトランジスタおよび前記第2の縦型MOSトランジスタの共通ドレイン領域であり、前記平面視において、前記第1の領域と前記第2の領域とは前記半導体層を面積で二等分する一方と他方とであって、前記平面視において、前記第1の領域には、前記第1の縦型MOSトランジスタの、第1のソース電極と第1のソースパッド、および、第1のゲート電極と第1のゲートパッド、が形成され、前記平面視において、前記第2の領域には、前記第2の縦型MOSトランジスタの、第2のソース電極と第2のソースパッド、および、第2のゲート電極と第2のゲートパッド、が形成され、前記平面視において、前記第1のソース電極の形状と前記第2のソース電極の形状とは、前記半導体層の中心を対称の中心とする点対称の関係になく、前記第1のソース電極の形状と前記第2のソース電極の形状とは、前記第1の領域と前記第2の領域との境界線を対称の軸とする線対称の関係にない。
【0006】
また本開示に係る半導体装置は、フェイスダウン実装が可能なチップサイズパッケージ型の半導体装置であって、半導体基板と、前記半導体基板上に形成された半導体層と、前記半導体層の第1の領域に形成された、複数の第1のゲートトレンチを有する第1の縦型MOSトランジスタと、前記半導体層の平面視において、前記第1の領域に隣接した第2の領域に形成された、複数の第2のゲートトレンチを有する第2の縦型MOSトランジスタと、前記半導体基板の裏面に接触して形成された金属層と、を備え、前記半導体基板は、前記第1の縦型MOSトランジスタおよび前記第2の縦型MOSトランジスタの共通ドレイン領域であり、前記平面視において、前記第1の領域と前記第2の領域とは前記半導体層を面積で二等分する一方と他方とであって、前記平面視において、前記第1の領域には、前記第1の縦型MOSトランジスタの、第1のソース電極と1以上の第1のソースパッド、および、第1のゲート電極と第1のゲートパッド、が形成され、前記平面視において、前記第2の領域には、前記第2の縦型MOSトランジスタの、第2のソース電極と1以上の第2のソースパッド、および、第2のゲート電極と第2のゲートパッド、が形成され、前記平面視において、前記1以上の第1のソースパッドの形状と前記1以上の第2のソースパッドの形状とは、前記半導体層の中心を対称の中心とする点対称の関係になく、前記1以上の第1のソースパッドの形状と前記1以上の第2のソースパッドの形状とは、前記第1の領域と前記第2の領域との境界線を対称の軸とする線対称の関係にない。
【発明の効果】
【0007】
本開示によれば、双方向の導通を制御できるデュアル構成の縦型MOSとランジスタにおいて、表面側(パッド面側)から第1の縦型MOSとランジスタと第2の縦がMOSトランジスタとを比較的容易に区別することができる。
【図面の簡単な説明】
【0008】
図1は、実施形態1に係る半導体装置の構造の一例を示す断面模式図である。
図2Aは、実施形態1の典型例に係る半導体装置の構造の一例を示す平面模式図である。
図2Bは、実施形態1に係る半導体装置に流れる主電流を示す断面模式図である。
図3Aは、実施形態1の典型例に係る半導体装置の構造の一例を示す平面模式図である。
図3Bは、実施形態1の典型例に係る半導体装置の構造の一例を示す平面模式図である。
図4Aは、実施形態1に係る第1のトランジスタの略単位構成の平面模式図である。
図4Bは、実施形態1に係る第1のトランジスタの略単位構成の斜視模式図である。
図5Aは、実施形態1の変形例1に係る半導体装置の構造の一例を示す平面模式図である。
図5Bは、実施形態1の変形例1に係る半導体装置の構造の一例を示す平面模式図である。
図6は、実施形態1の変形例2に係る半導体装置の構造の一例を示す平面模式図である。
図7Aは、実施形態1の変形例3に係る半導体装置の構造の一例を示す平面模式図である。
図7Bは、実施形態1の変形例3に係る半導体装置の構造の一例を示す平面模式図である。
図8は、実施形態2に係る半導体装置の構造の一例を示す平面模式図である。
図9Aは、実施形態3に係る半導体装置の構造の一例を示す平面模式図である。
図9Bは、実施形態3に係る半導体装置の構造の一例を示す平面模式図である。
図9Cは、実施形態3に係る半導体装置の構造の一例を示す平面模式図である。
図9Dは、実施形態3に係る比較例の半導体装置の構造を示す平面模式図である。
図9Eは、実施形態3に係る半導体装置の構造の一例を示す平面模式図である。
図9Fは、実施形態3に係る半導体装置の構造の一例を示す平面模式図である。
図9Gは、実施形態3に係る半導体装置の構造の一例を示す平面模式図である。
図9Hは、実施形態3に係る半導体装置の構造の一例を示す平面模式図である。
【発明を実施するための形態】
【0009】
以下、本開示の一態様に係る半導体装置の具体例について、図面を参照しながら説明する。ここで示す実施形態は、いずれも本開示の一具体例を示すものである。従って、以下の実施形態で示される数値、形状、構成要素、構成要素の配置および接続形態は一例であって本開示を限定する趣旨ではない。また、各図は模式図であり、必ずしも厳密に図示されたものではない。各図において、実質的に同一の構成に対しては同一の符号を付しており、重複する説明は省略または簡略化する。
【0010】
(実施形態1)
[1.半導体装置の構造]
図1は半導体装置の構造の一例を示す断面図である。図2Aはその典型例としての平面図であり、半導体装置は矩形状であることを除いては、その大きさや形状は一例である。またパッドの大きさや形状および配置も一例である。図2Bは、半導体装置に流れる主電流を模式的に示す断面図である。図1および図2Bは、図2AのI-Iに沿って切断したときの切断面である。ところで、本開示においては、長方形という用語には正方形は含まれないと定義する。長方形であっても正方形であってもよい場合には、矩形という用語を用いで区別するものとする。
(【0011】以降は省略されています)

この特許をJ-PlatPatで参照する

関連特許

株式会社GSユアサ
蓄電装置
13日前
個人
蓄電池の製造方法
14日前
日本電波工業株式会社
電子部品
18日前
ローム株式会社
半導体装置
5日前
エイブリック株式会社
半導体装置
6日前
エイブリック株式会社
半導体装置
8日前
三菱電機株式会社
回路遮断器
1日前
ダイニチ工業株式会社
燃料電池装置
14日前
ダイニチ工業株式会社
燃料電池装置
14日前
ダイニチ工業株式会社
燃料電池装置
14日前
ダイニチ工業株式会社
燃料電池装置
8日前
ダイニチ工業株式会社
燃料電池装置
8日前
ダイニチ工業株式会社
燃料電池装置
8日前
ダイニチ工業株式会社
燃料電池装置
14日前
株式会社GSユアサ
蓄電素子
18日前
株式会社GSユアサ
蓄電装置
18日前
ダイニチ工業株式会社
燃料電池装置
8日前
ダイニチ工業株式会社
燃料電池装置
14日前
ダイニチ工業株式会社
燃料電池装置
14日前
株式会社GSユアサ
蓄電設備
5日前
株式会社GSユアサ
蓄電装置
6日前
株式会社GSユアサ
蓄電装置
6日前
株式会社ヨコオ
コネクタ
14日前
KOA株式会社
電子部品
6日前
三菱電機株式会社
半導体ウエハ
7日前
株式会社村田製作所
コイル部品
6日前
株式会社村田製作所
コイル部品
6日前
ダイニチ工業株式会社
換気ファン装置
8日前
株式会社ヨコオ
コネクタ
14日前
株式会社村田製作所
コイル部品
6日前
シャープ株式会社
通信装置
1日前
株式会社ダイヘン
接続構造
14日前
三洲電線株式会社
撚線導体
14日前
ローム株式会社
半導体装置
今日
ダイニチ工業株式会社
燃料電池システム
8日前
住友電気工業株式会社
電線
8日前
続きを見る