TOP特許意匠商標
特許ウォッチ Twitter
10個以上の画像は省略されています。
公開番号2024046616
公報種別公開特許公報(A)
公開日2024-04-03
出願番号2023149194
出願日2023-09-14
発明の名称接着層を有するパッケージ構造及びそのパッケージ方法
出願人き邦科技股分有限公司
代理人弁理士法人服部国際特許事務所
主分類H01L 23/12 20060101AFI20240327BHJP(基本的電気素子)
要約【課題】接着層を有するパッケージ構造を提供する。
【解決手段】第1再配線層110と、接着層120と、第1電子素子130と、を含んで構成されている。第1再配線層110は第1上面111及び第1下面112を含む。第1上面111は複数の上部バンプ111aを有する。第1下面112は複数の導電性パッド112aを有する。接着層120は第1再配線層110の第1上面111に位置し、上部バンプ111aを囲繞する。第1電子素子130は接着層120に設置されている。第1電子素子130は第1能動面及び複数の導体を有する。導体は第1能動面に露出される。第1能動面は第1上面111に向けられる。各導体は各上部バンプ111aに接続されている。接着層120の2面の接着面は第1上面111及び第1能動面にそれぞれ接着されている。
【選択図】図1
特許請求の範囲【請求項1】
複数の上部バンプ(111a)を有している第1上面(111)、及び複数の導電性パッド(112a)を有している第1下面(112)を含む第1再配線層(110)と、
前記第1再配線層の前記第1上面に位置している接着層(120)であって、前記接着層は前記上部バンプを囲繞している前記接着層と、
前記接着層に設置されている第1電子素子(130)であって、前記第1電子素子は第1能動面及び複数の導体を有し、前記導体は前記第1能動面に露出され、前記第1能動面は前記第1上面に向けられ、各前記導体は各前記上部バンプに接続され、前記接着層の2面の接着面は前記第1上面及び前記第1能動面にそれぞれ接着されている第1電子素子と、を備えていることを特徴とする接着層を有するパッケージ構造。
続きを表示(約 1,800 文字)【請求項2】
前記接着層は有機接着材料が硬化することで形成されていることを特徴とする請求項1に記載の接着層を有するパッケージ構造。
【請求項3】
前記第1再配線層の前記第1下面に位置していると共に、前記導電性パッドのそれぞれに接続されている複数の導電性素子を備えていることを特徴とする請求項1に記載の接着層を有するパッケージ構造。
【請求項4】
前記第1電子素子は、第1封止体(131)と、第1ダイ(132)と、複数の第1はんだバンプ(133)と、を有し、前記第1はんだバンプは前記第1ダイに位置し、前記第1封止体は前記第1ダイ及び前記第1はんだバンプを囲繞し、前記第1封止体の第1露出面(131a)は前記第1はんだバンプのそれぞれの第1接続面(133a)を露出させ、前記第1露出面は前記第1電子素子の前記第1能動面であり、前記第1はんだバンプは前記第1電子素子の前記導体であることを特徴とする請求項1に記載の接着層を有するパッケージ構造。
【請求項5】
前記第1電子素子は第2再配線層(134)を有し、前記第2再配線層は第2下面(134a)及び第2上面(134b)を有し、前記第2下面の複数の下部再配線パッド(134c)は前記上部バンプに接続され、前記第2上面の複数の上部再配線パッド(134d)は前記第1はんだバンプに接続され、前記第2下面は前記第1電子素子の前記第1能動面であり、前記下部再配線パッドは前記第1電子素子の前記導体であることを特徴とする請求項4に記載の接着層を有するパッケージ構造。
【請求項6】
第2電子素子(150)及び第3再配線層(160)を含み、前記第2電子素子は、第2封止体(151)と、第2ダイ(152)と、複数の第2はんだバンプ(153)と、を有し、前記第2ダイは下部導電面(152a)及び上部導電面(152b)を有し、前記第2はんだバンプの両端は前記下部導電面及び前記第3再配線層の複数の上部導電性パッド(161)にそれぞれ接続され、前記第2封止体は前記第2ダイ及び前記第2はんだバンプを囲繞し、前記第2ダイの前記上部導電面及び前記第2はんだバンプの第2接続面(153a)は前記第2封止体の外に露出され、前記第2ダイの前記上部導電面は前記第1再配線層の前記導電性パッドに接続されていることを特徴とする請求項5に記載の接着層を有するパッケージ構造。
【請求項7】
第3再配線層の複数の下部導電性パッド(162)に接続されている複数の導電性素子(140)を備えていることを特徴とする請求項6に記載の接着層を有するパッケージ構造。
【請求項8】
複数の上部バンプを有している第1上面、及び複数の導電性パッドを有している第1下面を含む第1再配線層を提供するステップと、
前記第1再配線層の前記第1上面に位置していると共に、前記上部バンプを囲繞する接着層を前記第1再配線層に形成するステップと、
前記接着層を平坦化し、前記上部バンプを前記接着層に露出するステップと、
前記接着層に第1電子素子を設置し、前記第1電子素子は第1能動面及び複数の導体を有し、前記導体は前記第1能動面に露出され、前記第1能動面は前記第1上面に向けられているステップと、
前記第1電子素子及び前記第1再配線層を熱圧着し、各前記導体を各前記上部バンプに接続させ、前記接着層の2面の接着面は熱圧着中に前記第1上面及び前記第1能動面にそれぞれ接着するステップと、を含むことを特徴とする接着層を有するパッケージ構造のパッケージ方法。
【請求項9】
前記第1再配線層に前記接着層を形成するステップは、有機接着材料を前記第1再配線層に塗布するステップと、前記有機接着材料を加熱すると共に冷却することで前記接着層として硬化させるステップと、を含むことを特徴とする請求項8に記載の接着層を有するパッケージ構造のパッケージ方法。
【請求項10】
前記接着層を平坦化するステップでは、フライカットプロセス(Fly-cut)により前記接着層を切削することを特徴とする請求項8に記載の接着層を有するパッケージ構造のパッケージ方法。
(【請求項11】以降は省略されています)

発明の詳細な説明【技術分野】
【0001】
本発明は、パッケージ構造及びそのパッケージ方法に関し、更に詳しくは、接着層を有するパッケージ構造及びそのパッケージ方法(A package structure with adhesive layer and a method of manufacturing the same)に関するものである。
続きを表示(約 2,200 文字)【背景技術】
【0002】
現在、半導体のパッケージは、半導体チップの信号伝送速度及びパワー密度を高めるために、構造の高密度化に向けて発展している。よくあるパッケージ構造は、Si貫通電極(TSV)により異なるダイを垂直に堆積し、Si貫通電極の金属により信号を伝送している。また、再配線層(RDL)により異なるダイを同じパッケージ構造に設置可能にしている。
【発明の概要】
【発明が解決しようとする課題】
【0003】
しかしながら、前述した従来のパッケージ技術では、ダイと再配線層とを熱圧着する場合、ダイ自体の応力により反り返りやすく、接合強度が影響を受けた。また、ダイのはんだバンプと再配線層の接合バンプとの間に位置偏差が生じやすく、バンプとバンプとの間の接触面積が小さくなり、その接合強度に影響が及ぶ。
【0004】
そこで、本発明者は上記の欠点が改善可能と考え、鋭意検討を重ねた結果、合理的設計で上記の課題を効果的に改善する本発明の提案に至った。
【0005】
本発明は、上述に鑑みてなされたものであり、その目的は、接着層により再配線層及び電子素子を接着することで、2つの素子間の接合強度を大幅に高め、より複雑なパッケージ構造を提供することにある。
【課題を解決するための手段】
【0006】
上記課題を解決するために、本発明は以下の手段を採用する。
本発明の一態様に係る接着層(120)を有するパッケージ構造は、第1再配線層(110)と、接着層(120)と、第1電子素子(130)と、を含んで構成されている。前記第1再配線層は第1上面(111)及び第1下面(112)を含み、前記第1上面は複数の上部バンプ(111a)を有し、前記第1下面は複数の導電性パッドを有し、前記接着層は前記第1再配線層の前記第1上面に位置し、前記接着層は前記上部バンプを囲繞し、前記第1電子素子は前記接着層に設置されている。前記第1電子素子は第1能動面及び複数の導体を有し、前記導体は前記第1能動面に露出され、前記第1能動面は前記第1上面に向けられ、前記導体のそれぞれは前記上部バンプのそれぞれに接続されている。前記接着層の2面の接着面は前記第1上面及び前記第1能動面にそれぞれ接着されている。
【0007】
上記目的を達成するため、本発明はさらに接着層を有するパッケージ構造のパッケージ方法を提供する。
本発明に係る接着層を有するパッケージ構造のパッケージ方法は、複数の上部バンプを有している第1上面、及び複数の導電性パッドを有している第1下面を含む第1再配線層を提供するステップと、第1再配線層の第1上面に位置していると共に、上部バンプを囲繞する接着層を第1再配線層に形成するステップと、接着層を平坦化し、上部バンプを接着層に露出するステップと、接着層に第1電子素子を設置し、第1電子素子は第1能動面及び複数の導体を有し、導体は第1能動面に露出され、第1能動面は第1上面に向けられているステップと、第1電子素子及び第1再配線層を熱圧着し、導体のそれぞれを上部バンプのそれぞれに接続させ、接着層の2面の接着面は熱圧着中に第1上面及び第1能動面にそれぞれ接着するステップと、を含む。
【発明の効果】
【0008】
本発明は、以上説明したように構成されているので、以下に記載されるような効果を奏する。
本発明は接着層により第1再配線層及び第1電子素子を接着することで、第1再配線層と第1電子素子との間の接合強度を大幅に高め、パッケージ構造を更に複雑で簡潔な設計にし、信号伝送速度及びパワー密度を高めている。
【0009】
本発明の他の目的、構成及び効果については、以下の発明の実施の形態の項から明らかになるであろう。
【図面の簡単な説明】
【0010】
本発明の第1実施例に係るパッケージ構造を示す断面図である。
本発明の第2実施例に係るパッケージ構造を示す断面図である。
本発明の第3実施例に係るパッケージ構造を示す断面図である。
本発明の第4実施例に係るパッケージ構造を示す断面図である。
本発明の第1実施例に係るパッケージ構造のパッケージ方法を示すフローチャートである。
本発明の第1実施例に係るパッケージ構造のパッケージ方法を示すフローチャートである。
本発明の第1実施例に係るパッケージ構造のパッケージ方法を示すフローチャートである。
本発明の第3実施例に係るパッケージ構造のパッケージ方法を示すフローチャートである。
本発明の第3実施例に係るパッケージ構造のパッケージ方法を示すフローチャートである。
本発明の第3実施例に係るパッケージ構造のパッケージ方法を示すフローチャートである。
本発明の第4実施例に係るパッケージ構造のパッケージ方法を示すフローチャートである。
本発明の第4実施例に係るパッケージ構造のパッケージ方法を示すフローチャートである。
本発明の第4実施例に係るパッケージ構造のパッケージ方法を示すフローチャートである。
【発明を実施するための形態】
(【0011】以降は省略されています)

この特許をJ-PlatPatで参照する
Flag Counter

関連特許