特許ウォッチ

公開番号2024039856
公報種別公開特許公報(A)
公開日2024-03-25
出願番号2022144538
出願日2022-09-12
発明の名称半導体装置
出願人株式会社東芝
代理人弁理士法人iX
主分類H01L 21/338 20060101AFI20240315BHJP(基本的電気素子)
要約【課題】特性を向上できる半導体装置を提供する。
【解決手段】実施形態によれば、半導体装置は、第1端子、第2端子、第3端子、ノーマリオフの第1トランジスタ、ノーマリオンの第2トランジスタ及びダイオードを含む。第1トランジスタは、第1ソース、第1ドレイン及び第1ゲートを含む。第1ソースは、第1端子と電気的に接続される。第1ドレインは、第2端子と電気的に接続される。第1ゲートは、第3端子と電気的に接続される。第2トランジスタは、第2ソース、第2ドレイン及び第2ゲートを含む。第2ドレインは、第2端子と電気的に接続される。第2ゲートは、第1端子と電気的に接続される。ダイオードは、アノード及びカソードを含む。アノードは、第1端子と電気的に接続される。カソードは、第2ソースと電気的に接続される。
【選択図】図1
特許請求の範囲【請求項１】
第１端子と、
第２端子と、
第３端子と、
ノーマリオフの第１トランジスタであって、前記第１トランジスタは、第１ソース、第１ドレイン及び第１ゲートを含み、前記第１ソースは、前記第１端子と電気的に接続され、前記第１ドレインは、前記第２端子と電気的に接続され、前記第１ゲートは、前記第３端子と電気的に接続された、前記第１トランジスタと、
ノーマリオンの第２トランジスタであって、前記第２トランジスタは、第２ソース、第２ドレイン及び第２ゲートを含み、前記第２ドレインは、前記第２端子と電気的に接続され、前記第２ゲートは、前記第１端子と電気的に接続された、前記第２トランジスタと、
ダイオードであって、前記ダイオードは、アノード及びカソードを含み、前記アノードは、前記第１端子と電気的に接続され、前記カソードは、前記第２ソースと電気的に接続された、前記ダイオードと、
を備えた半導体装置。
続きを表示（約 2,000 文字）【請求項２】
第１基板面を含む装置基板をさらに備え、
前記第１トランジスタ、前記第２トランジスタ及び前記ダイオードの、前記第１基板面に対する位置は、固定され、
前記第１トランジスタから前記第２トランジスタへの第１方向は、前記第１基板面に沿い、
前記ダイオードから前記第２トランジスタの少なくとも一部への方向は、前記第１基板面に沿い、前記第１方向と交差した、請求項１に記載の半導体装置。
【請求項３】
第１基板面を含む装置基板をさらに備え、
前記ダイオードの、前記第１基板面に対する位置は、固定され、
前記カソードは、前記第１基板面と前記アノードとの間にある、請求項１に記載の半導体装置。
【請求項４】
第１基板面を含む装置基板をさらに備え、
前記ダイオードの、前記第１基板面に対する位置は、固定され、
前記アノードは、前記第１基板面と前記カソードとの間にある、請求項１に記載の半導体装置。
【請求項５】
前記第１基板面から前記第１トランジスタへの第２方向は、前記第１方向と交差し、
前記第１基板面から前記第２トランジスタへの方向は、前記第２方向に沿い、
前記第１ソースから前記第１ドレインへの方向は、前記第１方向に沿い、
前記第１ゲートの前記第１方向における位置は、前記第１ソースの前記第１方向における位置と、前記第１ドレインの前記第１方向における位置と、の間にあり、
前記第２ドレインから前記第２ソースへの方向は、前記第１方向に沿い、
前記第２ゲートの前記第１方向における位置は、前記第２ドレインの前記第１方向における位置と、前記第２ソースの前記第１方向における位置と、の間にあり、
前記第１ソース、前記第１ドレイン、前記第１ゲート、前記第２ソース、前記第２ドレイン及び前記第２ゲートは、第３方向に沿い、
前記第３方向は、前記第１方向及び前記第２方向を含む平面と交差した、請求項２に記載の半導体装置。
【請求項６】
前記第１ゲートと前記第１ドレインとの間の前記第１方向に沿う第１距離は、前記第２ゲートと前記第２ドレインとの間の前記第１方向に沿う第２距離の０．８倍以上１．２倍以下である、請求項５に記載の半導体装置。
【請求項７】
前記第１ゲートの、前記第１ドレインと対向する部分の前記第３方向に沿う第１長さは、前記第２ゲートの、前記第２ドレインと対向する部分の前記第３方向に沿う第２長さの０．８倍以上１．２倍以下である、請求項５に記載の半導体装置。
【請求項８】
前記第１トランジスタは、
Ａｌ
ｘ１
Ｇａ
１－ｘ１
Ｎ（０≦ｘ１＜１）を含む第１半導体領域と、
Ａｌ
ｘ２
Ｇａ
１－ｘ２
Ｎ（ｘ１＜ｘ２≦１）を含む第２半導体領域と、
を含み、
前記第１半導体領域は、第１部分領域、第２部分領域、第３部分領域、第４部分領域及び第５部分領域を含み、
前記第１部分領域から前記第１ソースへの方向は、前記第２方向に沿い、
前記第２部分領域から前記第１ドレインへの方向は、前記第２方向に沿い、
前記第３部分領域から前記第１ゲートへの方向は、前記第２方向に沿い、
前記第４部分領域の前記第１方向に沿う位置は、前記第１部分領域の前記第１方向に沿う位置と、前記第３部分領域の前記第１方向に沿う位置と、の間にあり、
前記第５部分領域の前記第１方向に沿う位置は、前記第３部分領域の前記第１方向に沿う前記位置と、前記第２部分領域の前記第１方向に沿う位置と、の間にあり、
前記第２半導体領域は、第１半導体部分及び第２半導体部分を含み、
前記第４部分領域から前記第１半導体部分への方向は、前記第２方向に沿い、
前記第５部分領域から前記第２半導体部分への方向は、前記第２方向に沿い、
前記第１ゲートの少なくとも一部は、前記第１方向において前記第１半導体部分と前記第２半導体部分との間にある、請求項５～７のいずれか１つに記載の半導体装置。
【請求項９】
前記第１トランジスタは、第１絶縁領域を含む第１絶縁層をさらに含み、
前記第１絶縁領域は、前記第３部分領域と前記第１ゲートとの間にある、請求項８に記載の半導体装置。
【請求項１０】
前記第１トランジスタは、Ａｌ
ｙ１
Ｇａ
１－ｙ１
Ｎ（０＜ｙ１≦１）を含む第１窒化物部材をさらに含み、
前記第１窒化物部材の一部は、前記第３部分領域と前記第１絶縁領域との間にある、請求項９に記載の半導体装置。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本発明の実施形態は、半導体装置に関する。
続きを表示（約 1,700 文字）【背景技術】
【０００２】
例えば、トランジスタなどの半導体装置において、特性の向上が望まれる。
【先行技術文献】
【特許文献】
【０００３】
特表２０１５－５０１０７９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明の実施形態は、特性を向上できる半導体装置を提供する。
【課題を解決するための手段】
【０００５】
本発明の実施形態によれば、半導体装置は、第１端子、第２端子、第３端子、ノーマリオフの第１トランジスタ、ノーマリオンの第２トランジスタ及びダイオードを含む。前記第１トランジスタは、第１ソース、第１ドレイン及び第１ゲートを含む。前記第１ソースは、前記第１端子と電気的に接続される。前記第１ドレインは、前記第２端子と電気的に接続される。前記第１ゲートは、前記第３端子と電気的に接続される。前記第２トランジスタは、第２ソース、第２ドレイン及び第２ゲートを含む。前記第２ドレインは、前記第２端子と電気的に接続される。前記第２ゲートは、前記第１端子と電気的に接続される。前記ダイオードは、アノード及びカソードを含む。前記アノードは、前記第１端子と電気的に接続される。前記カソードは、前記第２ソースと電気的に接続される。
【図面の簡単な説明】
【０００６】
図１は、第１実施形態に係る半導体装置を例示する回路図である。
図２は、第１実施形態に係る半導体装置の動作を例示する回路図である。
図３は、第１実施形態に係る半導体装置の動作を例示する回路図である。
図４（ａ）及び図４（ｂ）は、半導体装置の特性を例示するグラフ図である。
図５は、第１実施形態に係る半導体装置を例示する模式図である。
図６は、第１実施形態に係る半導体装置を例示する模式図である。
図７は、第１実施形態に係る半導体装置を例示する模式図である。
図８は、第１実施形態に係る半導体装置を例示する模式的断面図である。
図９は、第２実施形態に係る半導体装置を例示する模式的断面図である。
図１０は、第３実施形態に係る半導体装置を例示する模式的断面図である。
図１１は、第４実施形態に係る半導体装置を例示する模式的断面図である。
図１２は、第５実施形態に係る半導体装置を例示する模式的平面図である。
【発明を実施するための形態】
【０００７】
以下に、本発明の各実施の形態について図面を参照しつつ説明する。
図面は模式的または概念的なものであり、各部分の厚さと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
【０００８】
（第１実施形態）
図１は、第１実施形態に係る半導体装置を例示する回路図である。
図１に示すように、実施形態に係る半導体装置１１０は、第１端子８１、第２端子８２、第３端子８３、第１トランジスタ５１、第２トランジスタ５２、及び、ダイオード５３を含む。
【０００９】
第１トランジスタ５１は、ノーマリオフ型である。第１トランジスタ５１は、第１ソース５１ｓ、第１ドレイン５１ｄ及び第１ゲート５１ｇを含む。第１ソース５１ｓは、第１端子８１と電気的に接続される。第１ドレイン５１ｄは、第２端子８２と電気的に接続される。第１ゲート５１ｇは、第３端子８３と電気的に接続される。
【００１０】
第２トランジスタ５２は、ノーマリオン型である。第２トランジスタ５２は、第２ソース５２ｓ、第２ドレイン５２ｄ及び第２ゲート５２ｇを含む。第２ドレイン５２ｄは、第２端子８２と電気的に接続される。第２ゲート５２ｇは、第１端子８１と電気的に接続される。
（【００１１】以降は省略されています）

関連特許