特許ウォッチ

公開番号2024039752
公報種別公開特許公報(A)
公開日2024-03-25
出願番号2022144349
出願日2022-09-12
発明の名称半導体装置
出願人矢崎総業株式会社
代理人個人,個人,個人,個人
主分類H05K 3/34 20060101AFI20240315BHJP(他に分類されない電気技術)
要約【課題】多極かつ挟ピッチ化を図った場合であっても、はんだブリッジが発生してしまうことをより確実に抑制しつつ、温度変化によるはんだの耐久性をより向上させることが可能な半導体装置を提供する。
【解決手段】半導体装置1は、半導体パッケージ10と実装基板20とを備えている。また、実装基板20は、基板本体21とソルダレジスト層22とランド23と、を備えている。そして、ランド23は、角部ランド231と第1ランド232と第2ランド233とを備えている。ここで、ソルダレジスト層22には、角部ランド231の側面2312を露出させるレジストクリアランス221が、内側領域R1及び外側領域R2のうち外側領域R2のみに形成されている。そして、角部ランド231は、レジストクリアランス221により露出する側面2312まではんだ30で接合されている。
【選択図】図1
特許請求の範囲【請求項１】
半導体パッケージと、
前記半導体パッケージが接合される実装基板と、
を備え、
前記実装基板は、
基板本体と、
前記基板本体の表面上に配置されるソルダレジスト層と、
前記ソルダレジスト層によって電気的に絶縁された状態で前記基板本体の表面上に配置され、前記半導体パッケージにはんだで接合される複数のランドと、
を備え、
前記複数のランドは、
角部に配置される角部ランドと、
前記角部ランドと第１方向で隣り合う第１ランドと、
前記角部ランドと前記第１方向と交差する第２方向で隣り合う第２ランドと、
を備えており、
前記角部ランドの平面視における輪郭線を、前記第１ランドとの距離が最短となる部位のうち前記第２方向において最も外側に位置する第１最短点と、前記第２ランドとの距離が最短となる部位のうち前記第１方向において最も外側に位置する第２最短点と、で内側輪郭線と外側輪郭線とに区画し、
前記ソルダレジスト層の平面視における前記角部ランドの周縁部を、前記第１最短点から前記第２方向の外側に延びる第１半直線、前記第２最短点から前記第１方向の外側に延びる第２半直線及び前記内側輪郭線で区画される内側領域と、前記第１半直線、前記第２半直線及び前記外側輪郭線で区画される外側領域と、に区画した場合に、
前記ソルダレジスト層には、前記角部ランドの側面を露出させるレジストクリアランスが、前記内側領域及び前記外側領域のうち前記外側領域のみに形成されており、
前記角部ランドは、前記レジストクリアランスにより露出する側面まで前記はんだで接合されている、
半導体装置。
続きを表示（約 90 文字）【請求項２】
前記レジストクリアランスは、前記角部ランドにおける前記外側輪郭線側の側面の全面が露出するように形成されている、
請求項１に記載の半導体装置。

発明の詳細な説明【技術分野】
【０００１】
本発明は、半導体装置に関する。
続きを表示（約 1,900 文字）【背景技術】
【０００２】
この種の従来の技術としては、特許文献１に開示されたものが提案されている。この特許文献１には、半導体パッケージをプリント配線板（実装基板）にはんだ接合することで形成された半導体装置が開示されている。
【０００３】
この特許文献１では、プリント配線板（実装基板）上に複数のランドが形成されている。そして、複数のランドのうち角部に配置されるランドは、端部の一部がソルダレジストから露出するように形成されている。こうすることで、半導体装置の熱変形による熱応力が局所的に集中して発生してしまうことを防止できるようにし、以て、ランドに接合されたはんだが剥離してしまうことを防止できるようにしている。
【先行技術文献】
【特許文献】
【０００４】
特開２０２１－００５５８６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ところで、近年は、半導体装置の小型化に伴い、複数のランドも挟ピッチ化させる傾向にある。そして、複数のランドを挟ピッチ化させると、はんだ接合時にはんだブリッジが発生してしまうおそれがある。
【０００６】
そのため、複数のランドの挟ピッチ化を図る場合には、ランドに接合されたはんだが剥離してしまうことを防止できるようにしつつ、挟ピッチ化によるはんだブリッジの発生を抑制できるようにするのが好ましい。
【０００７】
本発明は、このような従来技術が有する課題に鑑みてなされたものである。そして、本発明の目的は、多極かつ挟ピッチ化を図った場合であっても、はんだブリッジが発生してしまうことをより確実に抑制しつつ、温度変化によるはんだの耐久性をより向上させることが可能な半導体装置を提供することにある。
【課題を解決するための手段】
【０００８】
本発明の一態様に係る半導体装置は、半導体パッケージと、前記半導体パッケージが接合される実装基板と、を備え、前記実装基板は、基板本体と、前記基板本体の表面上に配置されるソルダレジスト層と、前記ソルダレジスト層によって電気的に絶縁された状態で前記基板本体の表面上に配置され、前記半導体パッケージにはんだで接合される複数のランドと、を備え、前記複数のランドは、角部に配置される角部ランドと、前記角部ランドと第１方向で隣り合う第１ランドと、前記角部ランドと前記第１方向と交差する第２方向で隣り合う第２ランドと、を備えており、前記角部ランドの平面視における輪郭線を、前記第１ランドとの距離が最短となる部位のうち前記第２方向において最も外側に位置する第１最短点と、前記第２ランドとの距離が最短となる部位のうち前記第１方向において最も外側に位置する第２最短点と、で内側輪郭線と外側輪郭線とに区画し、前記ソルダレジスト層の平面視における前記角部ランドの周縁部を、前記第１最短点から前記第２方向の外側に延びる第１半直線、前記第２最短点から前記第１方向の外側に延びる第２半直線及び前記内側輪郭線で区画される内側領域と、前記第１半直線、前記第２半直線及び前記外側輪郭線で区画される外側領域と、に区画した場合に、前記ソルダレジスト層には、前記角部ランドの側面を露出させるレジストクリアランスが、前記内側領域及び前記外側領域のうち前記外側領域のみに形成されており、前記角部ランドは、前記レジストクリアランスにより露出する側面まで前記はんだで接合されている。
【発明の効果】
【０００９】
本発明によれば、多極かつ挟ピッチ化を図った場合であっても、はんだブリッジが発生してしまうことをより確実に抑制しつつ、温度変化によるはんだの耐久性をより向上させることが可能な半導体装置を提供することができる。
【図面の簡単な説明】
【００１０】
一実施形態に係る半導体装置が備える実装基板の一例を示す平面図である。
一実施形態に係る半導体装置の一例を一部拡大して示す断面図である。
比較例に係る半導体装置を一部拡大して示す断面図である。
第１変形例に係る半導体装置が備える実装基板を示す平面図である。
第１変形例に係る半導体装置を一部拡大して示す断面図である。
第２変形例に係る半導体装置が備える実装基板を示す平面図である。
【発明を実施するための形態】
（【００１１】以降は省略されています）

関連特許