TOP特許意匠商標
特許ウォッチ Twitter
公開番号2024025827
公報種別公開特許公報(A)
公開日2024-02-26
出願番号2023212693,2023020819
出願日2023-12-18,2012-05-10
発明の名称半導体装置
出願人株式会社半導体エネルギー研究所
代理人
主分類H03K 19/094 20060101AFI20240216BHJP(基本電子回路)
要約【課題】トランジスタが仮にディプレッション型である場合でも、安定して動作すること
ができる半導体装置を提供する。
【解決手段】開示する発明の一態様の半導体装置は、第1の電位を第1の配線に供給する
機能を有する第1のトランジスタと、第2の電位を第1の配線に供給する機能を有する第
2のトランジスタと、第1のトランジスタのゲートに第1のトランジスタがオンをオンに
するための第3の電位を供給した後、第3の電位の供給を止める機能を有する第3のトラ
ンジスタと、第2の電位を第1のトランジスタのゲートに供給する機能を有する第4のト
ランジスタと、第1の信号にオフセットを施した第2の信号を生成する機能を有する第1
の回路と、を有し、第4のトランジスタのゲートには、第2の信号が入力され、第2の信
号の最小値は、第2の電位未満の値である。
【選択図】図1
特許請求の範囲【請求項1】
第1のトランジスタ乃至第10のトランジスタを有し、
前記第1のトランジスタのソース又はドレインの一方は、第1の配線と電気的に接続され、
前記第1のトランジスタのソース又はドレインの他方は、第2の配線と電気的に接続され、
前記第2のトランジスタのソース又はドレインの一方には、第1の電源電位が供給され、
前記第2のトランジスタのソース又はドレインの他方は、前記第1の配線と電気的に接続され、
前記第3のトランジスタのソース又はドレインの一方は、前記第1のトランジスタのゲートと電気的に接続され、
前記第3のトランジスタのソース又はドレインの他方は、第3の配線と電気的に接続され、
前記第4のトランジスタのソース又はドレインの一方は、電源線と電気的に接続され、
前記第4のトランジスタのソース又はドレインの他方は、前記第1のトランジスタのゲートと電気的に接続され、
前記第4のトランジスタのゲートは、前記第2のトランジスタのゲートと電気的に接続され、
前記第5のトランジスタのソース又はドレインの一方は、前記電源線と電気的に接続され、
前記第5のトランジスタのソース又はドレインの他方は、前記第2のトランジスタのゲートと電気的に接続され、
前記第5のトランジスタのゲートは、第4の配線と電気的に接続され、
前記第6のトランジスタのソース又はドレインの一方は、前記第7のトランジスタのソース又はドレインの他方と電気的に接続され、
前記第6のトランジスタのソース又はドレインの他方は、第5の配線と電気的に接続され、
前記第6のトランジスタのゲートは、前記第5の配線と電気的に接続され、
前記第7のトランジスタのソース又はドレインの一方は、前記電源線と電気的に接続され、
前記第7のトランジスタのゲートは、前記第4の配線と電気的に接続され、
前記第8のトランジスタのソース又はドレインの一方は、前記電源線と電気的に接続され、
前記第8のトランジスタのソース又はドレインの他方は、前記第7のトランジスタのソース又はドレインの他方と電気的に接続され、
前記第8のトランジスタのゲートは、前記第1のトランジスタのゲートと電気的に接続され、
前記第9のトランジスタのソース又はドレインの一方は、前記電源線と電気的に接続され、
前記第9のトランジスタのソース又はドレインの他方は、前記第3のトランジスタのゲートと電気的に接続され、
前記第10のトランジスタのソース又はドレインの一方は、前記第2のトランジスタのゲートと電気的に接続され、
前記第10のトランジスタのゲートは、前記第6のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第10のトランジスタのゲートと前記第10のトランジスタのソース又はドレインの一方との間にはMOS容量が形成される、
半導体装置。
続きを表示(約 2,700 文字)【請求項2】
第1のトランジスタ乃至第10のトランジスタを有し、
前記第1のトランジスタのソース又はドレインの一方は、第1の配線と電気的に接続され、
前記第1のトランジスタのソース又はドレインの他方は、第2の配線と電気的に接続され、
前記第2のトランジスタのソース又はドレインの一方には、第1の電源電位が供給され、
前記第2のトランジスタのソース又はドレインの他方は、前記第1の配線と電気的に接続され、
前記第3のトランジスタのソース又はドレインの一方は、前記第1のトランジスタのゲートと電気的に接続され、
前記第3のトランジスタのソース又はドレインの他方は、第3の配線と電気的に接続され、
前記第4のトランジスタのソース又はドレインの一方は、前記第1の電源電位が供給される電源線と電気的に接続され、
前記第4のトランジスタのソース又はドレインの他方は、前記第1のトランジスタのゲートと電気的に接続され、
前記第4のトランジスタのゲートは、前記第2のトランジスタのゲートと電気的に接続され、
前記第5のトランジスタのソース又はドレインの一方は、前記電源線と電気的に接続され、
前記第5のトランジスタのソース又はドレインの他方は、前記第2のトランジスタのゲートと電気的に接続され、
前記第5のトランジスタのゲートは、第4の配線と電気的に接続され、
前記第6のトランジスタのソース又はドレインの一方は、前記第7のトランジスタのソース又はドレインの他方と電気的に接続され、
前記第6のトランジスタのソース又はドレインの他方は、第5の配線と電気的に接続され、
前記第6のトランジスタのゲートは、前記第5の配線と電気的に接続され、
前記第7のトランジスタのソース又はドレインの一方は、前記電源線と電気的に接続され、
前記第7のトランジスタのゲートは、前記第4の配線と電気的に接続され、
前記第8のトランジスタのソース又はドレインの一方は、前記電源線と電気的に接続され、
前記第8のトランジスタのソース又はドレインの他方は、前記第7のトランジスタのソース又はドレインの他方と電気的に接続され、
前記第8のトランジスタのゲートは、前記第1のトランジスタのゲートと電気的に接続され、
前記第9のトランジスタのソース又はドレインの一方は、前記電源線と電気的に接続され、
前記第9のトランジスタのソース又はドレインの他方は、前記第3のトランジスタのゲートと電気的に接続され、
前記第10のトランジスタのソース又はドレインの一方は、前記第2のトランジスタのゲートと電気的に接続され、
前記第10のトランジスタのゲートは、前記第6のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第10のトランジスタのゲートと前記第10のトランジスタのソース又はドレインの一方との間にはMOS容量が形成される、
半導体装置。
【請求項3】
第1のトランジスタ乃至第10のトランジスタを有し、
前記第1のトランジスタのソース又はドレインの一方は、第1の配線と電気的に接続され、
前記第1のトランジスタのソース又はドレインの他方は、第2の配線と電気的に接続され、
前記第2のトランジスタのソース又はドレインの一方には、第1の電源電位が供給され、
前記第2のトランジスタのソース又はドレインの他方は、前記第1の配線と電気的に接続され、
前記第3のトランジスタのソース又はドレインの一方は、前記第1のトランジスタのゲートと電気的に接続され、
前記第3のトランジスタのソース又はドレインの他方は、第3の配線と電気的に接続され、
前記第4のトランジスタのソース又はドレインの一方は、電源線と電気的に接続され、
前記第4のトランジスタのソース又はドレインの他方は、前記第1のトランジスタのゲートと電気的に接続され、
前記第4のトランジスタのゲートは、前記第2のトランジスタのゲートと電気的に接続され、
前記第5のトランジスタのソース又はドレインの一方は、前記電源線と電気的に接続され、
前記第5のトランジスタのソース又はドレインの他方は、前記第2のトランジスタのゲートと電気的に接続され、
前記第5のトランジスタのゲートは、第4の配線と電気的に接続され、
前記第6のトランジスタのソース又はドレインの一方は、前記第7のトランジスタのソース又はドレインの他方と電気的に接続され、
前記第6のトランジスタのソース又はドレインの他方は、第5の配線と電気的に接続され、
前記第6のトランジスタのゲートは、前記第5の配線と電気的に接続され、
前記第7のトランジスタのソース又はドレインの一方は、前記電源線と電気的に接続され、
前記第7のトランジスタのゲートは、前記第4の配線と電気的に接続され、
前記第8のトランジスタのソース又はドレインの一方は、前記電源線と電気的に接続され、
前記第8のトランジスタのソース又はドレインの他方は、前記第7のトランジスタのソース又はドレインの他方と電気的に接続され、
前記第8のトランジスタのゲートは、前記第1のトランジスタのゲートと電気的に接続され、
前記第9のトランジスタのソース又はドレインの一方は、前記電源線と電気的に接続され、
前記第9のトランジスタのソース又はドレインの他方は、前記第3のトランジスタのゲートと電気的に接続され、
前記第9のトランジスタは、前記電源線が有する前記第1の電源電位を、前記第3のトランジスタのゲートに供給する機能を有し、
前記第10のトランジスタのソース又はドレインの一方は、前記第2のトランジスタのゲートと電気的に接続され、
前記第10のトランジスタのゲートは、前記第6のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第10のトランジスタのゲートと前記第10のトランジスタのソース又はドレインの一方との間にはMOS容量が形成される、
半導体装置。
【請求項4】
請求項1乃至請求項3のいずれか一において、
前記第1の配線は、信号を出力する機能を有し、
前記第2の配線は、クロック信号を供給する機能を有する、
半導体装置。

発明の詳細な説明【技術分野】
【0001】
本発明の一態様は、半導体装置及び表示装置に関する。
続きを表示(約 2,000 文字)【背景技術】
【0002】
液晶テレビなどの大型表示装置の普及に伴い、より付加価値の高い表示装置の開発が進
められている。特に、一導電型のトランジスタのみを用いて駆動回路を構成する技術開発
が活発に進められている(特許文献1参照)。
【0003】
図23に、特許文献1に記載された駆動回路を示す。特許文献1の駆動回路は、トラン
ジスタM1、トランジスタM2、トランジスタM3、トランジスタM4及び容量素子C1
を有する。特許文献1では、信号OUTをハイレベルとする場合には、トランジスタM1
のゲートを浮遊状態とし、容量素子C1の容量結合を用いてトランジスタM1のゲートの
電位を電位VDDよりも高くするブートストラップ動作が行われている。また、トランジ
スタM1のゲートを浮遊状態とするために、トランジスタM1のゲートと接続されるトラ
ンジスタ(例えばトランジスタM4)のゲートとソースとの間の電位差(以下、Vgsと
示す)を0[V]として、このトランジスタをオフにすることが行われている。
【0004】
また、信号OUTをロウレベルとする場合には、信号INをハイレベルとして、トラン
ジスタM2及びトランジスタM3をオンにすることが行われている。
【先行技術文献】
【特許文献】
【0005】
特開2002-328643号公報
【発明の概要】
【発明が解決しようとする課題】
【0006】
トランジスタが仮にディプレッション型(ノーマリーオン型ともいう)である場合には
、トランジスタのVgsを0[V]としても、トランジスタがオフにならない。よって、
信号OUTをハイレベルとする場合において、トランジスタM3及びトランジスタM4が
オフにならないため、トランジスタM1のゲートを浮遊状態とすることができない。トラ
ンジスタM1のゲートを浮遊状態とすることができないと、ブートストラップ動作を正常
に行うことができずに、誤動作を起こすことがある。または、誤動作を起こさなくても、
動作可能な駆動周波数の範囲が狭くなることがある。
【0007】
また、信号OUTをロウレベルとする場合において、表示装置の駆動回路の駆動電圧は
大きいため、トランジスタM2及びトランジスタM3のVgsも大きくなる。よって、ト
ランジスタの劣化が進み、やがて駆動回路が誤動作を起こすことがある。
【0008】
そこで、本発明の一態様では、トランジスタが仮にディプレッション型であっても、安
定して動作することができる半導体装置を提供することを課題の一とする。また、トラン
ジスタの劣化を抑制することを課題の一とする。
【課題を解決するための手段】
【0009】
開示する発明の一態様である半導体装置は、第1の電位を第1の配線に供給する機能を
有する第1のトランジスタと、第2の電位を第1の配線に供給する機能を有する第2のト
ランジスタと、第1のトランジスタのゲートに第1のトランジスタがオンになるための第
3の電位を供給した後、第3の電位の供給を止める機能を有する第3のトランジスタと、
第2の電位を第1のトランジスタのゲートに供給する機能を有する第4のトランジスタと
、第1の信号にオフセットを施した第2の信号を生成する機能を有する第1の回路と、を
有する。そして、第4のトランジスタのゲートには、第2の信号が入力される。また第2
の信号のロウレベルの電位は、第2の電位未満の電位である。
【0010】
開示する発明の一態様である半導体装置は、第1の電位を第1の配線に供給する機能を
有する第1のトランジスタと、第2の電位を第1の配線に供給する機能を有する第2のト
ランジスタと、第1のトランジスタのゲートに第1のトランジスタがオンになるための第
3の電位を供給した後、第3の電位の供給を止める機能を有する第3のトランジスタと、
第2の電位を第1のトランジスタのゲートに供給する機能を有する第4のトランジスタと
、一方の電極に第1の信号が入力される容量素子と、容量素子の他方の電極に第4の電位
を供給する機能を有する第5のトランジスタと、を有する。そして、第4のトランジスタ
のゲートに、容量素子の他方の電極と接続される。また、第4の電位は、第2の電位未満
の電位である。
(【0011】以降は省略されています)

この特許をJ-PlatPatで参照する

関連特許

個人
ノイズ吸収フィルター
1か月前
オンキヨー株式会社
電子機器
15日前
日本電波工業株式会社
圧電発振器
12日前
日本無線株式会社
歪補償装置
23日前
日本電波工業株式会社
圧電デバイス
19日前
日本無線株式会社
歪補償装置
23日前
アズビル株式会社
AD変換回路
15日前
沖電気工業株式会社
情報処理装置
1か月前
株式会社大真空
モノリシック水晶フィルタ
1か月前
株式会社大真空
モノリシック水晶フィルタ
1か月前
JRCモビリティ株式会社
PLL回路
8日前
株式会社大真空
圧電発振器
1か月前
株式会社大真空
圧電発振器
1か月前
ローム株式会社
A/Dコンバータ
1か月前
株式会社村田製作所
マルチプレクサ
20日前
富士電機株式会社
半導体モジュール
19日前
TDK株式会社
積層フィルタ
1か月前
株式会社村田製作所
マルチプレクサ
9日前
セイコーエプソン株式会社
振動素子
6日前
国立大学法人東海国立大学機構
高周波電力増幅器
9日前
株式会社京三製作所
高周波電源装置
27日前
ニチコン株式会社
信号入出力装置
8日前
セイコーエプソン株式会社
振動素子
6日前
日本放送協会
送信装置及びプログラム
1か月前
ローム株式会社
逐次比較型A/Dコンバータ
19日前
TDK株式会社
検出装置及び検出方法
1か月前
株式会社村田製作所
高周波回路及び通信装置
8日前
TDK株式会社
検出装置及び検出方法
1か月前
ローム株式会社
差動増幅器
22日前
株式会社村田製作所
増幅回路および通信装置
27日前
セイコーエプソン株式会社
振動デバイス
1か月前
セイコーエプソン株式会社
振動デバイス
1か月前
ローム株式会社
半導体装置およびスイッチング回路
26日前
ローム株式会社
アナログスイッチ回路、半導体装置
20日前
株式会社村田製作所
高周波回路
6日前
株式会社村田製作所
増幅モジュールおよび通信装置
7日前
続きを見る