特許ウォッチ

公開番号2024025827
公報種別公開特許公報(A)
公開日2024-02-26
出願番号2023212693,2023020819
出願日2023-12-18,2012-05-10
発明の名称半導体装置
出願人株式会社半導体エネルギー研究所
代理人
主分類H03K 19/094 20060101AFI20240216BHJP(基本電子回路)
要約【課題】トランジスタが仮にディプレッション型である場合でも、安定して動作すること
ができる半導体装置を提供する。
【解決手段】開示する発明の一態様の半導体装置は、第1の電位を第1の配線に供給する
機能を有する第1のトランジスタと、第2の電位を第1の配線に供給する機能を有する第
2のトランジスタと、第1のトランジスタのゲートに第1のトランジスタがオンをオンに
するための第3の電位を供給した後、第3の電位の供給を止める機能を有する第3のトラ
ンジスタと、第2の電位を第1のトランジスタのゲートに供給する機能を有する第4のト
ランジスタと、第1の信号にオフセットを施した第2の信号を生成する機能を有する第1
の回路と、を有し、第4のトランジスタのゲートには、第2の信号が入力され、第2の信
号の最小値は、第2の電位未満の値である。
【選択図】図1
特許請求の範囲【請求項１】
第１のトランジスタ乃至第１０のトランジスタを有し、
前記第１のトランジスタのソース又はドレインの一方は、第１の配線と電気的に接続され、
前記第１のトランジスタのソース又はドレインの他方は、第２の配線と電気的に接続され、
前記第２のトランジスタのソース又はドレインの一方には、第１の電源電位が供給され、
前記第２のトランジスタのソース又はドレインの他方は、前記第１の配線と電気的に接続され、
前記第３のトランジスタのソース又はドレインの一方は、前記第１のトランジスタのゲートと電気的に接続され、
前記第３のトランジスタのソース又はドレインの他方は、第３の配線と電気的に接続され、
前記第４のトランジスタのソース又はドレインの一方は、電源線と電気的に接続され、
前記第４のトランジスタのソース又はドレインの他方は、前記第１のトランジスタのゲートと電気的に接続され、
前記第４のトランジスタのゲートは、前記第２のトランジスタのゲートと電気的に接続され、
前記第５のトランジスタのソース又はドレインの一方は、前記電源線と電気的に接続され、
前記第５のトランジスタのソース又はドレインの他方は、前記第２のトランジスタのゲートと電気的に接続され、
前記第５のトランジスタのゲートは、第４の配線と電気的に接続され、
前記第６のトランジスタのソース又はドレインの一方は、前記第７のトランジスタのソース又はドレインの他方と電気的に接続され、
前記第６のトランジスタのソース又はドレインの他方は、第５の配線と電気的に接続され、
前記第６のトランジスタのゲートは、前記第５の配線と電気的に接続され、
前記第７のトランジスタのソース又はドレインの一方は、前記電源線と電気的に接続され、
前記第７のトランジスタのゲートは、前記第４の配線と電気的に接続され、
前記第８のトランジスタのソース又はドレインの一方は、前記電源線と電気的に接続され、
前記第８のトランジスタのソース又はドレインの他方は、前記第７のトランジスタのソース又はドレインの他方と電気的に接続され、
前記第８のトランジスタのゲートは、前記第１のトランジスタのゲートと電気的に接続され、
前記第９のトランジスタのソース又はドレインの一方は、前記電源線と電気的に接続され、
前記第９のトランジスタのソース又はドレインの他方は、前記第３のトランジスタのゲートと電気的に接続され、
前記第１０のトランジスタのソース又はドレインの一方は、前記第２のトランジスタのゲートと電気的に接続され、
前記第１０のトランジスタのゲートは、前記第６のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第１０のトランジスタのゲートと前記第１０のトランジスタのソース又はドレインの一方との間にはＭＯＳ容量が形成される、
半導体装置。
続きを表示（約 2,700 文字）【請求項２】
第１のトランジスタ乃至第１０のトランジスタを有し、
前記第１のトランジスタのソース又はドレインの一方は、第１の配線と電気的に接続され、
前記第１のトランジスタのソース又はドレインの他方は、第２の配線と電気的に接続され、
前記第２のトランジスタのソース又はドレインの一方には、第１の電源電位が供給され、
前記第２のトランジスタのソース又はドレインの他方は、前記第１の配線と電気的に接続され、
前記第３のトランジスタのソース又はドレインの一方は、前記第１のトランジスタのゲートと電気的に接続され、
前記第３のトランジスタのソース又はドレインの他方は、第３の配線と電気的に接続され、
前記第４のトランジスタのソース又はドレインの一方は、前記第１の電源電位が供給される電源線と電気的に接続され、
前記第４のトランジスタのソース又はドレインの他方は、前記第１のトランジスタのゲートと電気的に接続され、
前記第４のトランジスタのゲートは、前記第２のトランジスタのゲートと電気的に接続され、
前記第５のトランジスタのソース又はドレインの一方は、前記電源線と電気的に接続され、
前記第５のトランジスタのソース又はドレインの他方は、前記第２のトランジスタのゲートと電気的に接続され、
前記第５のトランジスタのゲートは、第４の配線と電気的に接続され、
前記第６のトランジスタのソース又はドレインの一方は、前記第７のトランジスタのソース又はドレインの他方と電気的に接続され、
前記第６のトランジスタのソース又はドレインの他方は、第５の配線と電気的に接続され、
前記第６のトランジスタのゲートは、前記第５の配線と電気的に接続され、
前記第７のトランジスタのソース又はドレインの一方は、前記電源線と電気的に接続され、
前記第７のトランジスタのゲートは、前記第４の配線と電気的に接続され、
前記第８のトランジスタのソース又はドレインの一方は、前記電源線と電気的に接続され、
前記第８のトランジスタのソース又はドレインの他方は、前記第７のトランジスタのソース又はドレインの他方と電気的に接続され、
前記第８のトランジスタのゲートは、前記第１のトランジスタのゲートと電気的に接続され、
前記第９のトランジスタのソース又はドレインの一方は、前記電源線と電気的に接続され、
前記第９のトランジスタのソース又はドレインの他方は、前記第３のトランジスタのゲートと電気的に接続され、
前記第１０のトランジスタのソース又はドレインの一方は、前記第２のトランジスタのゲートと電気的に接続され、
前記第１０のトランジスタのゲートは、前記第６のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第１０のトランジスタのゲートと前記第１０のトランジスタのソース又はドレインの一方との間にはＭＯＳ容量が形成される、
半導体装置。
【請求項３】
第１のトランジスタ乃至第１０のトランジスタを有し、
前記第１のトランジスタのソース又はドレインの一方は、第１の配線と電気的に接続され、
前記第１のトランジスタのソース又はドレインの他方は、第２の配線と電気的に接続され、
前記第２のトランジスタのソース又はドレインの一方には、第１の電源電位が供給され、
前記第２のトランジスタのソース又はドレインの他方は、前記第１の配線と電気的に接続され、
前記第３のトランジスタのソース又はドレインの一方は、前記第１のトランジスタのゲートと電気的に接続され、
前記第３のトランジスタのソース又はドレインの他方は、第３の配線と電気的に接続され、
前記第４のトランジスタのソース又はドレインの一方は、電源線と電気的に接続され、
前記第４のトランジスタのソース又はドレインの他方は、前記第１のトランジスタのゲートと電気的に接続され、
前記第４のトランジスタのゲートは、前記第２のトランジスタのゲートと電気的に接続され、
前記第５のトランジスタのソース又はドレインの一方は、前記電源線と電気的に接続され、
前記第５のトランジスタのソース又はドレインの他方は、前記第２のトランジスタのゲートと電気的に接続され、
前記第５のトランジスタのゲートは、第４の配線と電気的に接続され、
前記第６のトランジスタのソース又はドレインの一方は、前記第７のトランジスタのソース又はドレインの他方と電気的に接続され、
前記第６のトランジスタのソース又はドレインの他方は、第５の配線と電気的に接続され、
前記第６のトランジスタのゲートは、前記第５の配線と電気的に接続され、
前記第７のトランジスタのソース又はドレインの一方は、前記電源線と電気的に接続され、
前記第７のトランジスタのゲートは、前記第４の配線と電気的に接続され、
前記第８のトランジスタのソース又はドレインの一方は、前記電源線と電気的に接続され、
前記第８のトランジスタのソース又はドレインの他方は、前記第７のトランジスタのソース又はドレインの他方と電気的に接続され、
前記第８のトランジスタのゲートは、前記第１のトランジスタのゲートと電気的に接続され、
前記第９のトランジスタのソース又はドレインの一方は、前記電源線と電気的に接続され、
前記第９のトランジスタのソース又はドレインの他方は、前記第３のトランジスタのゲートと電気的に接続され、
前記第９のトランジスタは、前記電源線が有する前記第１の電源電位を、前記第３のトランジスタのゲートに供給する機能を有し、
前記第１０のトランジスタのソース又はドレインの一方は、前記第２のトランジスタのゲートと電気的に接続され、
前記第１０のトランジスタのゲートは、前記第６のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第１０のトランジスタのゲートと前記第１０のトランジスタのソース又はドレインの一方との間にはＭＯＳ容量が形成される、
半導体装置。
【請求項４】
請求項１乃至請求項３のいずれか一において、
前記第１の配線は、信号を出力する機能を有し、
前記第２の配線は、クロック信号を供給する機能を有する、
半導体装置。

発明の詳細な説明【技術分野】
【０００１】
本発明の一態様は、半導体装置及び表示装置に関する。
続きを表示（約 2,000 文字）【背景技術】
【０００２】
液晶テレビなどの大型表示装置の普及に伴い、より付加価値の高い表示装置の開発が進
められている。特に、一導電型のトランジスタのみを用いて駆動回路を構成する技術開発
が活発に進められている（特許文献１参照）。
【０００３】
図２３に、特許文献１に記載された駆動回路を示す。特許文献１の駆動回路は、トラン
ジスタＭ１、トランジスタＭ２、トランジスタＭ３、トランジスタＭ４及び容量素子Ｃ１
を有する。特許文献１では、信号ＯＵＴをハイレベルとする場合には、トランジスタＭ１
のゲートを浮遊状態とし、容量素子Ｃ１の容量結合を用いてトランジスタＭ１のゲートの
電位を電位ＶＤＤよりも高くするブートストラップ動作が行われている。また、トランジ
スタＭ１のゲートを浮遊状態とするために、トランジスタＭ１のゲートと接続されるトラ
ンジスタ（例えばトランジスタＭ４）のゲートとソースとの間の電位差（以下、Ｖｇｓと
示す）を０［Ｖ］として、このトランジスタをオフにすることが行われている。
【０００４】
また、信号ＯＵＴをロウレベルとする場合には、信号ＩＮをハイレベルとして、トラン
ジスタＭ２及びトランジスタＭ３をオンにすることが行われている。
【先行技術文献】
【特許文献】
【０００５】
特開２００２－３２８６４３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
トランジスタが仮にディプレッション型（ノーマリーオン型ともいう）である場合には
、トランジスタのＶｇｓを０［Ｖ］としても、トランジスタがオフにならない。よって、
信号ＯＵＴをハイレベルとする場合において、トランジスタＭ３及びトランジスタＭ４が
オフにならないため、トランジスタＭ１のゲートを浮遊状態とすることができない。トラ
ンジスタＭ１のゲートを浮遊状態とすることができないと、ブートストラップ動作を正常
に行うことができずに、誤動作を起こすことがある。または、誤動作を起こさなくても、
動作可能な駆動周波数の範囲が狭くなることがある。
【０００７】
また、信号ＯＵＴをロウレベルとする場合において、表示装置の駆動回路の駆動電圧は
大きいため、トランジスタＭ２及びトランジスタＭ３のＶｇｓも大きくなる。よって、ト
ランジスタの劣化が進み、やがて駆動回路が誤動作を起こすことがある。
【０００８】
そこで、本発明の一態様では、トランジスタが仮にディプレッション型であっても、安
定して動作することができる半導体装置を提供することを課題の一とする。また、トラン
ジスタの劣化を抑制することを課題の一とする。
【課題を解決するための手段】
【０００９】
開示する発明の一態様である半導体装置は、第１の電位を第１の配線に供給する機能を
有する第１のトランジスタと、第２の電位を第１の配線に供給する機能を有する第２のト
ランジスタと、第１のトランジスタのゲートに第１のトランジスタがオンになるための第
３の電位を供給した後、第３の電位の供給を止める機能を有する第３のトランジスタと、
第２の電位を第１のトランジスタのゲートに供給する機能を有する第４のトランジスタと
、第１の信号にオフセットを施した第２の信号を生成する機能を有する第１の回路と、を
有する。そして、第４のトランジスタのゲートには、第２の信号が入力される。また第２
の信号のロウレベルの電位は、第２の電位未満の電位である。
【００１０】
開示する発明の一態様である半導体装置は、第１の電位を第１の配線に供給する機能を
有する第１のトランジスタと、第２の電位を第１の配線に供給する機能を有する第２のト
ランジスタと、第１のトランジスタのゲートに第１のトランジスタがオンになるための第
３の電位を供給した後、第３の電位の供給を止める機能を有する第３のトランジスタと、
第２の電位を第１のトランジスタのゲートに供給する機能を有する第４のトランジスタと
、一方の電極に第１の信号が入力される容量素子と、容量素子の他方の電極に第４の電位
を供給する機能を有する第５のトランジスタと、を有する。そして、第４のトランジスタ
のゲートに、容量素子の他方の電極と接続される。また、第４の電位は、第２の電位未満
の電位である。
（【００１１】以降は省略されています）

関連特許