特許ウォッチ

公開番号2024024991
公報種別公開特許公報(A)
公開日2024-02-26
出願番号2022128037
出願日2022-08-10
発明の名称電子部品
出願人TDK株式会社
代理人個人,個人
主分類H01G 4/30 20060101AFI20240216BHJP(基本的電気素子)
要約【課題】基板上にキャパシタが設けられた構造を有する電子部品において、キャパシタに加わる応力を低減する。
【解決手段】電子部品100は、下部電極パターン35、上部電極パターン41及びこれらの間に位置する誘電体膜12を含むキャパシタC1と、平面視で信号端子S1と重なり、且つ、信号端子S1に接続された導体パターン51と、上部電極パターン41と導体パターン51を接続する接続パターン58とを備える。接続パターン58は、上部電極パターン41と導体パターン51を最短距離で接続することなく迂回して接続する。これにより、接続パターン58を介して導体パターン51から上部電極パターン41に加わる応力を緩和することが可能となる。
【選択図】図5
特許請求の範囲【請求項１】
基板と、
端子電極と、
前記基板上に設けられた、下部電極パターン、上部電極パターン及びこれらの間に位置する誘電体膜を含むキャパシタと、平面視で前記端子電極と重なり、且つ、前記端子電極に接続された導体パターンと、前記上部電極パターンと前記導体パターンを接続する接続パターンと、を備え、
前記接続パターンは、前記上部電極パターンと前記導体パターンを最短距離で接続することなく迂回して接続する、電子部品。
続きを表示（約 1,100 文字）【請求項２】
前記下部電極パターンは、前記基板上に設けられた第１の導体層に形成され、
前記上部電極パターンは、前記基板上に設けられた第２の導体層に形成され、
前記導体パターン及び前記接続パターンは、前記基板上に設けられた第３の導体層に形成され、
前記接続パターンは、前記第２の導体層と前記第３の導体層の間に位置する第１の層間絶縁膜に設けられた第１のビアホールを介して前記上部電極パターンに接続され、
前記導体パターンは、前記第３の導体層を覆う第２の層間絶縁膜に設けられた第２のビアホールを介して前記端子電極に接続され、
前記接続パターンは、前記第１のビアホールと前記第２のビアホールを最短距離で結ぶ仮想パターンを避けて配置され、これにより、前記仮想パターン上の少なくとも一部には前記接続パターンが存在しないクリアランス領域が形成される、請求項１に記載の電子部品。
【請求項３】
前記クリアランス領域は、前記仮想パターンを幅方向に分断する、請求項２に記載の電子部品。
【請求項４】
前記接続パターンは、前記上部電極パターンに接続される第１部分パターンと、前記第１部分パターンと前記導体パターンを接続する第２部分パターンとを含み、
前記第２部分パターンの延在方向が屈曲又は湾曲している、請求項１に記載の電子部品。
【請求項５】
前記第２部分パターンの屈曲部における角度は、９０°以上、１５０°以下である、請求項４に記載の電子部品。
【請求項６】
前記基板上に設けられ、前記キャパシタに接続された巻回パターンを含むインダクタをさらに備え、
前記上部電極パターンは、平面視で前記巻回パターンの外側に位置する、請求項１乃至５のいずれか一項に記載の電子部品。
【請求項７】
前記接続パターンは、非直線的な形状に形成される、請求項１から請求項３のいずれか一項に記載の電子部品。
【請求項８】
基板と、
端子電極と、
前記基板上に設けられた、下部電極パターン、上部電極パターン及びこれらの間に位置する誘電体膜を含むキャパシタと、平面視で前記端子電極と重なり、且つ、前記端子電極に接続された導体パターンと、前記上部電極パターンと前記導体パターンを接続する接続パターンと、を備え、
前記接続パターンは、少なくとも一以上の屈曲部または湾曲部を含む非直線的に形成された配線により、前記上部電極パターンと前記導体パターンとを接続する、電子部品。

発明の詳細な説明【技術分野】
【０００１】
本開示は電子部品に関し、特に、基板上に設けられたキャパシタを備える電子部品に関する。
続きを表示（約 1,500 文字）【背景技術】
【０００２】
特許文献１には、基板上に設けられたキャパシタを備える表面実装型のチップ型電子部品が開示されている。
【先行技術文献】
【特許文献】
【０００３】
特開２０２２－０９４３９１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
この種の電子部品においては、キャパシタに強い応力が加わらないように設計することが重要である。
【０００５】
本開示においては、基板上にキャパシタが設けられた構造を有する電子部品において、キャパシタに加わる応力を低減する技術が説明される。
【課題を解決するための手段】
【０００６】
本開示の一側面による電子部品は、基板と、端子電極と、基板上に設けられた、下部電極パターン、上部電極パターン及びこれらの間に位置する誘電体膜を含むキャパシタと、平面視で端子電極と重なり、且つ、端子電極に接続された導体パターンと、上部電極パターンと導体パターンを接続する接続パターンとを備え、接続パターンは、上部電極パターンと導体パターンを最短距離で接続することなく迂回して接続する。
【０００７】
本開示によれば、接続パターンを介して導体パターンから上部電極パターンに加わる応力を緩和することが可能となる。
【０００８】
本開示において、下部電極パターンは、基板上に設けられた第１の導体層に形成され、上部電極パターンは、基板上に設けられた第２の導体層に形成され、導体パターン及び接続パターンは、基板上に設けられた第３の導体層に形成され、接続パターンは、第２の導体層と第３の導体層の間に位置する第１の層間絶縁膜に設けられた第１のビアホールを介して上部電極パターンに接続され、導体パターンは、第３の導体層を覆う第２の層間絶縁膜に設けられた第２のビアホールを介して端子電極に接続され、接続パターンは、第１のビアホールと第２のビアホールを最短距離で結ぶ仮想パターンを避けて配置され、これにより、仮想パターン上の少なくとも一部には接続パターンが存在しないクリアランス領域が形成されても構わない。これによれば、上部電極パターンに加わる応力をより効果的に緩和することが可能となる。この場合、クリアランス領域は、仮想パターンを幅方向に分断するものであっても構わない。これによれば、上部電極パターンに加わる応力をよりいっそう効果的に緩和することが可能となる。
【０００９】
本開示において、接続パターンは、上部電極パターンに接続される第１部分パターンと、上部電極パターンと導体パターンを接続する第２部分パターンとを含み、第２部分パターンの延在方向が屈曲又は湾曲していても構わない。これによれば、接続パターンのバネ性によって、上部電極パターンに加わる応力を緩和することが可能となる。この場合、第２部分パターンの屈曲部における角度は、９０°以上、１５０°以下であっても構わない。これによれば、上部電極パターンに加わる応力をよりいっそう効果的に緩和することが可能となる。
【００１０】
本開示の一側面による電子部品は、基板上に設けられ、キャパシタに接続された巻回パターンを含むインダクタをさらに備え、上部電極パターンは、平面視で巻回パターンの外側に位置するものであっても構わない。これによれば、巻回パターンとの干渉を避けてキャパシタを配置することが可能となる。
【発明の効果】
（【００１１】以降は省略されています）

関連特許