TOP特許意匠商標
特許ウォッチ Twitter
10個以上の画像は省略されています。
公開番号2024024822
公報種別公開特許公報(A)
公開日2024-02-26
出願番号2022127742
出願日2022-08-10
発明の名称半導体パッケージ
出願人株式会社東芝,東芝デバイス&ストレージ株式会社
代理人弁理士法人iX
主分類H01L 25/07 20060101AFI20240216BHJP(基本的電気素子)
要約【課題】安定した特性が得られる半導体パッケージを提供する。
【解決手段】実施形態によれば、半導体パッケージは、第1導電部材、第2導電部材、複数の半導体装置と、配線部材と、第1接続部材と、第2接続部材と、を含む。配線部材は、第1配線層、第2配線層、第3配線層及び絶縁領域を含む。第1配線層から第2配線層への方向、及び、第1配線層から第3配線層への方向は、第1方向に沿う。絶縁領域の少なくとも一部は、第1配線層と第3配線層との間、及び、第3配線層と第2配線層との間にある。第1接続部材は、配線部材の第1接続領域と半導体装置の第1制御電極との間に設けられる。第2接続部材は、配線部材の第2接続領域と、半導体装置の第2制御電極との間に設けられる。
【選択図】図1

特許請求の範囲【請求項1】
第1導電部材と、
第2導電部材と、
前記第1導電部材と前記第2導電部材との間に設けられた複数の半導体装置であって、前記複数の半導体装置の1つは、半導体部材と、前記第1導電部材と前記半導体部材との間に設けられた第1電極と、前記第1導電部材と前記半導体部材との間に設けられた第1制御電極と、前記第1導電部材と前記半導体部材との間に設けられた第2制御電極と、前記半導体部材と前記第2導電部材との間に設けられた第2電極と、を含み、前記第1導電部材は、前記第1電極と電気的に接続され、前記第2導電部材は、前記第2電極と電気的に接続され、前記第2制御電極から前記第1制御電極への方向は、前記第1導電部材から前記第2導電部材への第1方向と交差した、前記複数の半導体装置と、
配線部材であって、前記配線部材は、第1配線層、第2配線層、第3配線層及び絶縁領域を含み、前記第1配線層から前記第2配線層への方向、及び、前記第1配線層から前記第3配線層への方向は、前記第1方向に沿い、前記絶縁領域の少なくとも一部は、前記第1配線層と前記第3配線層との間、及び、前記第3配線層と前記第2配線層との間にあり、前記第2配線層の前記第1方向における位置は、前記絶縁領域の前記第1方向における位置と、前記複数の半導体装置の前記第1方向における位置と、の間にあり、前記第2配線層は、第1接続領域及び第2接続領域を含み、前記第1接続領域は、前記第1配線層と電気的に接続され、前記第3配線層は、前記第1導電部材と電気的に接続された、前記配線部材と、
前記第1接続領域と前記第1制御電極との間に設けられ、前記第1接続領域を前記第1制御電極と電気的に接続する第1接続部材と、
前記第2接続領域と前記第2制御電極との間に設けられ、前記第2接続領域を前記第2制御電極と電気的に接続する第2接続部材と、
を備えた半導体パッケージ。
続きを表示(約 1,100 文字)【請求項2】
前記第2配線層の前記第1方向における前記位置は、前記第1配線層の前記第1方向における位置と、前記複数の半導体装置の前記第1方向における前記位置との間にあり、
前記第3配線層の前記第1方向における位置は、前記第1配線層の前記第1方向における前記位置と、前記第2配線層の前記第1方向における前記位置と、の間にある、請求項1に記載の半導体パッケージ。
【請求項3】
前記第1配線層と前記第3配線層との間の前記第1方向に沿う距離は、前記第3配線層と前記第2配線層との間の前記第1方向に沿う距離の0.3倍以上3.0倍以下である、請求項2に記載の半導体パッケージ。
【請求項4】
前記配線部材は、第1接続部をさらに含み、
前記第1接続部は、前記第1配線層を前記第1接続領域と電気的に接続し、
前記第1接続部の少なくとも一部は、前記絶縁領域中を前記第1方向に延びる、請求項2に記載の半導体パッケージ。
【請求項5】
前記第3配線層は第3配線層孔を含み、
前記第1接続部は、前記第3配線層孔を通る、請求項4に記載の半導体パッケージ。
【請求項6】
前記第2配線層の前記第1方向における前記位置は、前記第3配線層の前記第1方向における位置と、前記複数の半導体装置の前記第1方向における前記位置との間にあり、
前記第1配線層の前記第1方向における位置は、前記第3配線層の前記第1方向における前記位置と、前記第2配線層の前記第1方向における前記位置と、の間にある、請求項1に記載の半導体パッケージ。
【請求項7】
前記第2制御電極の容量は、前記第1制御電極の容量よりも大きい、請求項6に記載の半導体パッケージ。
【請求項8】
前記第1導電部材は、第1ベース部と、前記第1ベース部と接続された第1凸部と、を含み、
前記配線部材は、配線部材孔を含み、
前記第1凸部は、前記配線部材孔を通る、請求項1に記載の半導体パッケージ。
【請求項9】
第1導電板及び第2導電板をさらに備え、
前記第1導電板は、前記第1凸部と前記第1電極との間にあり、
前記第2導電板は、前記第2電極と前記第2導電部材との間にある、請求項8に記載の半導体パッケージ。
【請求項10】
絶縁板をさらに備え、
前記絶縁板は、前記第1ベース部と前記配線部材との間に設けられた、請求項8に記載の半導体パッケージ。
(【請求項11】以降は省略されています)

発明の詳細な説明【技術分野】
【0001】
本発明の実施形態は、半導体パッケージに関する。
続きを表示(約 2,600 文字)【背景技術】
【0002】
IGBT(insulated gate bipolar transistor)などの半導体装置を含む半導体パッケージにおいて、安定した特性が望まれる。
【先行技術文献】
【特許文献】
【0003】
特開2002-222916号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
本発明の実施形態は、安定した特性が得られる半導体パッケージを提供する。
【課題を解決するための手段】
【0005】
本発明の実施形態によれば、半導体パッケージは、第1導電部材、第2導電部材、複数の半導体装置と、配線部材と、第1接続部材と、第2接続部材と、を含む。前記複数の半導体装置は、前記第1導電部材と前記第2導電部材との間に設けられる。前記複数の半導体装置の1つは、半導体部材と、前記第1導電部材と前記半導体部材との間に設けられた第1電極と、前記第1導電部材と前記半導体部材との間に設けられた第1制御電極と、前記第1導電部材と前記半導体部材との間に設けられた第2制御電極と、前記半導体部材と前記第2導電部材との間に設けられた第2電極と、を含む。前記第1導電部材は、前記第1電極と電気的に接続される。前記第2導電部材は、前記第2電極と電気的に接続される。前記第2制御電極から前記第1制御電極への方向は、前記第1導電部材から前記第2導電部材への第1方向と交差する。前記配線部材は、第1配線層、第2配線層、第3配線層及び絶縁領域を含む。前記第1配線層から前記第2配線層への方向、及び、前記第1配線層から前記第3配線層への方向は、前記第1方向に沿う。前記絶縁領域の少なくとも一部は、前記第1配線層と前記第3配線層との間、及び、前記第3配線層と前記第2配線層との間にある。前記第2配線層の前記第1方向における位置は、前記絶縁領域の前記第1方向における位置と、前記複数の半導体装置の前記第1方向における位置と、の間にある。前記第2配線層は、第1接続領域及び第2接続領域を含む。前記第1接続領域は、前記第1配線層と電気的に接続される。前記第3配線層は、前記第1導電部材と電気的に接続される。前記第1接続部材は、前記第1接続領域と前記第1制御電極との間に設けられ、前記第1接続領域を前記第1制御電極と電気的に接続する。前記第2接続部材は、前記第2接続領域と前記第2制御電極との間に設けられ、前記第2接続領域を前記第2制御電極と電気的に接続する。
【図面の簡単な説明】
【0006】
図1は、第1実施形態に係る半導体パッケージを例示する模式的断面図である。
図2は、第1実施形態に係る半導体パッケージを例示する模式的平面図である。
図3は、第1実施形態に係る半導体パッケージを例示する模式的断面図である。
図4は、第1実施形態に係る半導体パッケージの一部を例示する模式的断面図である。
図5は、第1実施形態に係る半導体パッケージを例示する回路図である。
図6(a)及び図6(b)は、第1実施形態に係る半導体パッケージにおける動作を例示する模式図ある。
図7は、第1実施形態に係る半導体パッケージの一部を例示する回路図である。
図8は、第2実施形態に係る半導体パッケージを例示する模式的断面図である。
図9は、第2実施形態に係る半導体パッケージを例示する模式的断面図である。
図10は、実施形態に係る半導体パッケージを例示する模式図である。
図11は、実施形態に係る半導体パッケージを例示する模式図である。
図12は、実施形態に係る半導体パッケージを例示する模式図である。
図13は、実施形態に係る半導体パッケージを例示する模式図である。
図14は、実施形態に係る半導体パッケージを例示する模式図である。
図15は、実施形態に係る半導体パッケージを例示する模式図である。
図16は、実施形態に係る半導体パッケージの一部を例示する模式的平面図である。
図17は、実施形態に係る半導体パッケージの一部を例示する模式的平面図である。
図18は、実施形態に係る半導体パッケージの一部を例示する模式的平面図である。
図19は、実施形態に係る半導体パッケージの使用状態を例示する模式的側面図である。
【発明を実施するための形態】
【0007】
以下に、本発明の各実施の形態について図面を参照しつつ説明する。
図面は模式的または概念的なものであり、各部分の厚さと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
【0008】
(第1実施形態)
図1は、第1実施形態に係る半導体パッケージを例示する模式的断面図である。
図2は、第1実施形態に係る半導体パッケージを例示する模式的平面図である。
図3は、第1実施形態に係る半導体パッケージを例示する模式的断面図である。
図1は、図2のA1-A2線断面図である。図3は、図2のB1-B2線断面図である。
【0009】
図1に示すように、実施形態に係る半導体パッケージ110は、第1導電部材61、第2導電部材62、複数の半導体装置15、配線部材20、第1接続部材31及び第2接続部材32を含む。
【0010】
複数の半導体装置15は、第1導電部材61と第2導電部材62との間に設けられる。第1導電部材61から第2導電部材62への第1方向D1をZ軸方向とする。Z軸方向に対して垂直な1つの方向をX軸方向とする。Z軸方向及びX軸方向に対して垂直な方向をY軸方向とする。図2に示すように、複数の半導体装置15は、例えば、X-Y平面において並ぶ。図2において、第2導電部材62を除いた状態が例示されている。
(【0011】以降は省略されています)

この特許をJ-PlatPatで参照する

関連特許

株式会社東芝
固定子
1か月前
株式会社東芝
センサ
1か月前
株式会社東芝
電解装置
16日前
株式会社東芝
電解装置
15日前
株式会社東芝
検査装置
1か月前
株式会社東芝
電子機器
15日前
株式会社東芝
通信装置
19日前
株式会社東芝
回路素子
29日前
株式会社東芝
流体機械
1か月前
株式会社東芝
電子回路
25日前
株式会社東芝
検査装置
2日前
株式会社東芝
電源回路
8日前
株式会社東芝
半導体装置
1か月前
株式会社東芝
半導体装置
1か月前
株式会社東芝
半導体装置
11日前
株式会社東芝
半導体装置
11日前
株式会社東芝
半導体装置
1か月前
株式会社東芝
半導体装置
1か月前
株式会社東芝
真空バルブ
1か月前
株式会社東芝
半導体装置
19日前
株式会社東芝
半導体装置
11日前
株式会社東芝
真空バルブ
17日前
株式会社東芝
半導体装置
17日前
株式会社東芝
半導体装置
17日前
株式会社東芝
半導体装置
17日前
株式会社東芝
半導体装置
11日前
株式会社東芝
半導体装置
10日前
株式会社東芝
半導体装置
16日前
株式会社東芝
半導体装置
16日前
株式会社東芝
真空バルブ
1か月前
株式会社東芝
半導体装置
15日前
株式会社東芝
半導体装置
15日前
株式会社東芝
半導体装置
15日前
株式会社東芝
半導体装置
1か月前
株式会社東芝
半導体装置
17日前
株式会社東芝
半導体装置
10日前
続きを見る