特許ウォッチ

公開番号2024024822
公報種別公開特許公報(A)
公開日2024-02-26
出願番号2022127742
出願日2022-08-10
発明の名称半導体パッケージ
出願人株式会社東芝,東芝デバイス&ストレージ株式会社
代理人弁理士法人iX
主分類H01L 25/07 20060101AFI20240216BHJP(基本的電気素子)
要約【課題】安定した特性が得られる半導体パッケージを提供する。
【解決手段】実施形態によれば、半導体パッケージは、第1導電部材、第2導電部材、複数の半導体装置と、配線部材と、第1接続部材と、第2接続部材と、を含む。配線部材は、第1配線層、第2配線層、第3配線層及び絶縁領域を含む。第1配線層から第2配線層への方向、及び、第1配線層から第3配線層への方向は、第1方向に沿う。絶縁領域の少なくとも一部は、第1配線層と第3配線層との間、及び、第3配線層と第2配線層との間にある。第1接続部材は、配線部材の第1接続領域と半導体装置の第1制御電極との間に設けられる。第2接続部材は、配線部材の第2接続領域と、半導体装置の第2制御電極との間に設けられる。
【選択図】図1

特許請求の範囲【請求項１】
第１導電部材と、
第２導電部材と、
前記第１導電部材と前記第２導電部材との間に設けられた複数の半導体装置であって、前記複数の半導体装置の１つは、半導体部材と、前記第１導電部材と前記半導体部材との間に設けられた第１電極と、前記第１導電部材と前記半導体部材との間に設けられた第１制御電極と、前記第１導電部材と前記半導体部材との間に設けられた第２制御電極と、前記半導体部材と前記第２導電部材との間に設けられた第２電極と、を含み、前記第１導電部材は、前記第１電極と電気的に接続され、前記第２導電部材は、前記第２電極と電気的に接続され、前記第２制御電極から前記第１制御電極への方向は、前記第１導電部材から前記第２導電部材への第１方向と交差した、前記複数の半導体装置と、
配線部材であって、前記配線部材は、第１配線層、第２配線層、第３配線層及び絶縁領域を含み、前記第１配線層から前記第２配線層への方向、及び、前記第１配線層から前記第３配線層への方向は、前記第１方向に沿い、前記絶縁領域の少なくとも一部は、前記第１配線層と前記第３配線層との間、及び、前記第３配線層と前記第２配線層との間にあり、前記第２配線層の前記第１方向における位置は、前記絶縁領域の前記第１方向における位置と、前記複数の半導体装置の前記第１方向における位置と、の間にあり、前記第２配線層は、第１接続領域及び第２接続領域を含み、前記第１接続領域は、前記第１配線層と電気的に接続され、前記第３配線層は、前記第１導電部材と電気的に接続された、前記配線部材と、
前記第１接続領域と前記第１制御電極との間に設けられ、前記第１接続領域を前記第１制御電極と電気的に接続する第１接続部材と、
前記第２接続領域と前記第２制御電極との間に設けられ、前記第２接続領域を前記第２制御電極と電気的に接続する第２接続部材と、
を備えた半導体パッケージ。
続きを表示（約 1,100 文字）【請求項２】
前記第２配線層の前記第１方向における前記位置は、前記第１配線層の前記第１方向における位置と、前記複数の半導体装置の前記第１方向における前記位置との間にあり、
前記第３配線層の前記第１方向における位置は、前記第１配線層の前記第１方向における前記位置と、前記第２配線層の前記第１方向における前記位置と、の間にある、請求項１に記載の半導体パッケージ。
【請求項３】
前記第１配線層と前記第３配線層との間の前記第１方向に沿う距離は、前記第３配線層と前記第２配線層との間の前記第１方向に沿う距離の０．３倍以上３．０倍以下である、請求項２に記載の半導体パッケージ。
【請求項４】
前記配線部材は、第１接続部をさらに含み、
前記第１接続部は、前記第１配線層を前記第１接続領域と電気的に接続し、
前記第１接続部の少なくとも一部は、前記絶縁領域中を前記第１方向に延びる、請求項２に記載の半導体パッケージ。
【請求項５】
前記第３配線層は第３配線層孔を含み、
前記第１接続部は、前記第３配線層孔を通る、請求項４に記載の半導体パッケージ。
【請求項６】
前記第２配線層の前記第１方向における前記位置は、前記第３配線層の前記第１方向における位置と、前記複数の半導体装置の前記第１方向における前記位置との間にあり、
前記第１配線層の前記第１方向における位置は、前記第３配線層の前記第１方向における前記位置と、前記第２配線層の前記第１方向における前記位置と、の間にある、請求項１に記載の半導体パッケージ。
【請求項７】
前記第２制御電極の容量は、前記第１制御電極の容量よりも大きい、請求項６に記載の半導体パッケージ。
【請求項８】
前記第１導電部材は、第１ベース部と、前記第１ベース部と接続された第１凸部と、を含み、
前記配線部材は、配線部材孔を含み、
前記第１凸部は、前記配線部材孔を通る、請求項１に記載の半導体パッケージ。
【請求項９】
第１導電板及び第２導電板をさらに備え、
前記第１導電板は、前記第１凸部と前記第１電極との間にあり、
前記第２導電板は、前記第２電極と前記第２導電部材との間にある、請求項８に記載の半導体パッケージ。
【請求項１０】
絶縁板をさらに備え、
前記絶縁板は、前記第１ベース部と前記配線部材との間に設けられた、請求項８に記載の半導体パッケージ。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本発明の実施形態は、半導体パッケージに関する。
続きを表示（約 2,600 文字）【背景技術】
【０００２】
ＩＧＢＴ（insulated gate bipolar transistor）などの半導体装置を含む半導体パッケージにおいて、安定した特性が望まれる。
【先行技術文献】
【特許文献】
【０００３】
特開２００２－２２２９１６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明の実施形態は、安定した特性が得られる半導体パッケージを提供する。
【課題を解決するための手段】
【０００５】
本発明の実施形態によれば、半導体パッケージは、第１導電部材、第２導電部材、複数の半導体装置と、配線部材と、第１接続部材と、第２接続部材と、を含む。前記複数の半導体装置は、前記第１導電部材と前記第２導電部材との間に設けられる。前記複数の半導体装置の１つは、半導体部材と、前記第１導電部材と前記半導体部材との間に設けられた第１電極と、前記第１導電部材と前記半導体部材との間に設けられた第１制御電極と、前記第１導電部材と前記半導体部材との間に設けられた第２制御電極と、前記半導体部材と前記第２導電部材との間に設けられた第２電極と、を含む。前記第１導電部材は、前記第１電極と電気的に接続される。前記第２導電部材は、前記第２電極と電気的に接続される。前記第２制御電極から前記第１制御電極への方向は、前記第１導電部材から前記第２導電部材への第１方向と交差する。前記配線部材は、第１配線層、第２配線層、第３配線層及び絶縁領域を含む。前記第１配線層から前記第２配線層への方向、及び、前記第１配線層から前記第３配線層への方向は、前記第１方向に沿う。前記絶縁領域の少なくとも一部は、前記第１配線層と前記第３配線層との間、及び、前記第３配線層と前記第２配線層との間にある。前記第２配線層の前記第１方向における位置は、前記絶縁領域の前記第１方向における位置と、前記複数の半導体装置の前記第１方向における位置と、の間にある。前記第２配線層は、第１接続領域及び第２接続領域を含む。前記第１接続領域は、前記第１配線層と電気的に接続される。前記第３配線層は、前記第１導電部材と電気的に接続される。前記第１接続部材は、前記第１接続領域と前記第１制御電極との間に設けられ、前記第１接続領域を前記第１制御電極と電気的に接続する。前記第２接続部材は、前記第２接続領域と前記第２制御電極との間に設けられ、前記第２接続領域を前記第２制御電極と電気的に接続する。
【図面の簡単な説明】
【０００６】
図１は、第１実施形態に係る半導体パッケージを例示する模式的断面図である。
図２は、第１実施形態に係る半導体パッケージを例示する模式的平面図である。
図３は、第１実施形態に係る半導体パッケージを例示する模式的断面図である。
図４は、第１実施形態に係る半導体パッケージの一部を例示する模式的断面図である。
図５は、第１実施形態に係る半導体パッケージを例示する回路図である。
図６（ａ）及び図６（ｂ）は、第１実施形態に係る半導体パッケージにおける動作を例示する模式図ある。
図７は、第１実施形態に係る半導体パッケージの一部を例示する回路図である。
図８は、第２実施形態に係る半導体パッケージを例示する模式的断面図である。
図９は、第２実施形態に係る半導体パッケージを例示する模式的断面図である。
図１０は、実施形態に係る半導体パッケージを例示する模式図である。
図１１は、実施形態に係る半導体パッケージを例示する模式図である。
図１２は、実施形態に係る半導体パッケージを例示する模式図である。
図１３は、実施形態に係る半導体パッケージを例示する模式図である。
図１４は、実施形態に係る半導体パッケージを例示する模式図である。
図１５は、実施形態に係る半導体パッケージを例示する模式図である。
図１６は、実施形態に係る半導体パッケージの一部を例示する模式的平面図である。
図１７は、実施形態に係る半導体パッケージの一部を例示する模式的平面図である。
図１８は、実施形態に係る半導体パッケージの一部を例示する模式的平面図である。
図１９は、実施形態に係る半導体パッケージの使用状態を例示する模式的側面図である。
【発明を実施するための形態】
【０００７】
以下に、本発明の各実施の形態について図面を参照しつつ説明する。
図面は模式的または概念的なものであり、各部分の厚さと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
【０００８】
（第１実施形態）
図１は、第１実施形態に係る半導体パッケージを例示する模式的断面図である。
図２は、第１実施形態に係る半導体パッケージを例示する模式的平面図である。
図３は、第１実施形態に係る半導体パッケージを例示する模式的断面図である。
図１は、図２のＡ１－Ａ２線断面図である。図３は、図２のＢ１－Ｂ２線断面図である。
【０００９】
図１に示すように、実施形態に係る半導体パッケージ１１０は、第１導電部材６１、第２導電部材６２、複数の半導体装置１５、配線部材２０、第１接続部材３１及び第２接続部材３２を含む。
【００１０】
複数の半導体装置１５は、第１導電部材６１と第２導電部材６２との間に設けられる。第１導電部材６１から第２導電部材６２への第１方向Ｄ１をＺ軸方向とする。Ｚ軸方向に対して垂直な１つの方向をＸ軸方向とする。Ｚ軸方向及びＸ軸方向に対して垂直な方向をＹ軸方向とする。図２に示すように、複数の半導体装置１５は、例えば、Ｘ－Ｙ平面において並ぶ。図２において、第２導電部材６２を除いた状態が例示されている。
（【００１１】以降は省略されています）

関連特許