TOP特許意匠商標
特許ウォッチ Twitter
公開番号2024019722
公報種別公開特許公報(A)
公開日2024-02-09
出願番号2023222797,2022151045
出願日2023-12-28,2019-02-20
発明の名称メモリ及びメモリをプログラムする方法
出願人長江存儲科技有限責任公司,Yangtze Memory Technologies Co.,Ltd.
代理人個人
主分類G11C 11/56 20060101AFI20240202BHJP(情報記憶)
要約【課題】リテンションエラーを低減するようにメモリシステムをプログラムする方法等を提供する。
【解決手段】メモリシステムは複数のメモリセルを含み、メモリセルはマルチレベルセルである。メモリシステムは、メモリセルをプログラムするためプログラム動作を実行する。各プログラム動作の後、メモリセルの閾値電圧が検証電圧よりも大きいかどうかを判定するために、少なくとも1つの閾値電圧試験が実行される。第1のメモリセルの閾値電圧が第1の検証電圧よりも大きいと判定された場合、第1のメモリセルは、次のプログラム動作中にプログラムされることが抑制される。第2のメモリセルの閾値電圧が第2の検証電圧よりも新たに大きくなると判定されたときに、第2の検証電圧が第1の検証電圧よりも大きい場合、第2のメモリセルは、次のプログラム動作中に再びプログラムされる。
【選択図】図2
特許請求の範囲【請求項1】
メモリをプログラムする方法であって、
前記メモリは複数のメモリセルを備え、
前記方法は、
前記複数のメモリセルをプログラムするために複数のプログラム動作を実行することと、
前記複数のプログラム動作の各々の後に、前記複数のメモリセルの閾値電圧が少なくとも1つの検証電圧よりも大きいかどうかを判定するために少なくとも1つの閾値電圧試験を実行することと、を含み、
前記少なくとも1つの閾値電圧試験を実行することは、
第1のメモリセルにおいて、所定のプログラミング状態よりも低いプログラミング状態に対応する第1の検証電圧を用いた第1の検証電圧試験を実行することと、
第2のメモリセルにおいて、所定のプログラミング状態以上のプログラミング状態に対応する第2の検証電圧を用いた第2の検証電圧試験を実行することと、
前記第1のメモリセルの閾値電圧が前記第1の検証電圧よりも大きいと判定されたことに応じて、次のプログラム動作の間、前記第1のメモリセルがプログラムされることを抑制することと、
所定回数のプログラム動作が実行され、前記第2のメモリセルの閾値電圧が前記第2の検証電圧よりも大きいと判定されたことに応じて、前記第2のメモリセルに対する追加のプログラム動作の間、前記第2のメモリセルのプログラミングを継続することと、を含む、
方法。
続きを表示(約 1,600 文字)【請求項2】
前記メモリは、3DNANDメモリを含む、
請求項1に記載の方法。
【請求項3】
前記複数のメモリセルは、クアッドレベルセル(QLC)又はトリプルレベルセル(TLC)を含む、
請求項1に記載の方法。
【請求項4】
前記複数のメモリセルをプログラムするための前記複数のプログラム動作は、前記第1のメモリセル及び前記第2のメモリセルの両方に結合された1つのワード線を介して、プログラム電圧を供給することによって実行される
請求項1に記載の方法。
【請求項5】
前記所定回数のプログラム動作が実行される前に、前記第2のメモリセルの前記閾値電圧が前記第2の検証電圧よりも大きいと判定されたことに応じて、前記第2のメモリセルに対する追加のプログラム動作中に前記第2のメモリセルがプログラムされることを抑制することをさらに含む、
請求項1に記載の方法。
【請求項6】
対応する閾値電圧試験に合格していないメモリセルが目標数より多い場合、次のプログラム動作を実行することをさらに含む、
請求項1に記載の方法。
【請求項7】
前記複数のプログラム動作のうちの第1のプログラム動作中に、前記複数のメモリセルをプログラムするための第1のプログラムパルスを生成することと、
前記複数のプログラム動作のうちの、前記第1のプログラム動作の後の第2のプログラム動作中に、前記複数のメモリセルをプログラムするための第2のプログラムパルスを生成することと、をさらに含み、
前記第2のプログラムパルスは、前記第1のプログラムパルスよりも電圧が大きい、
請求項1に記載の方法。
【請求項8】
最大数のプログラム動作が実行されたことに応じて、プログラムが失敗したと判定し、
最大数のプログラム動作が実行されていないことに応じて、次のプログラム動作の実行を継続すること、をさらに含む、
請求項1に記載の方法。
【請求項9】
少なくとも1つのワード線に結合された複数のメモリセルと、
前記少なくとも1つのワード線に結合された制御回路であって、
前記少なくとも1つのワード線を介してプログラム電圧を提供することによって前記複数のメモリセルをプログラムするために複数のプログラム動作を実行することと、
前記複数のプログラム動作の各々の後に前記複数のメモリセルの閾値電圧が少なくとも1つの検証電圧よりも大きいかどうかを判定するために少なくとも1つの閾値電圧試験を実行することと、を行うように構成された制御回路と、を備え、
前記制御回路は、
第1のメモリセルにおいて、所定のプログラミング状態よりも低いプログラミング状態に対応する第1の検証電圧を用いた第1の検証電圧試験を実行することと、
第2のメモリセルにおいて、所定のプログラミング状態以上のプログラミング状態に対応する第2の検証電圧を用いた第2の検証電圧試験を実行することと、
前記第1のメモリセルの閾値電圧が前記第1の検証電圧よりも大きいと判定されたことに応じて、次のプログラム動作の間、前記第1のメモリセルがプログラムされることを抑制し、
所定回数のプログラム動作が実行され、前記第2のメモリセルの閾値電圧が前記第2の検証電圧よりも大きい判定されたことに応じて、前記第2のメモリセルに対する追加のプログラム動作中に前記第2のメモリセルのプログラミングを継続するようにさらに構成されている、
メモリ。
【請求項10】
前記メモリは、3DNANDメモリを含む、
請求項9に記載のメモリ。
(【請求項11】以降は省略されています)

発明の詳細な説明【技術分野】
【0001】
本発明は、メモリをプログラムする方法に関し、より詳細には、リテンションエラーを低減するようにメモリをプログラムする方法に関する。
続きを表示(約 1,800 文字)【背景技術】
【0002】
NAND型フラッシュメモリは、ノートブック、携帯電話、およびハードドライブを含む多くの分野で広く使用されている不揮発性記憶媒体の一種である。しかしながら、NAND型フラッシュメモリに格納されたデータは、常に安定して固定されているとは限らない。例えば、フラッシュメモリセルが時間とともに電荷を失うと、フラッシュメモリセルに格納されたデータが変化して無効になる可能性がある。リテンションエラーは、フラッシュメモリセルがマルチレベルセル(MLC)である場合、さらに有害になる。
【0003】
リテンションエラーを引き起こす原因の1つは瞬時(または初期)閾値電圧(Vt)シフト(IVS)と呼ばれ、それは、プログラム動作によって上昇した閾値電圧がプログラム動作後の短期間内に低下する可能性があることを意味する。場合によっては、IVSは200mV~300mVもの大きさの場合がある。この場合、読み出しマージンが減少し、一部のフラッシュメモリセルに格納されたデータが無効になる可能性がある。
【発明の概要】
【0004】
本発明の一実施形態は、メモリをプログラムする方法を開示する。メモリは、複数のメモリセルを含み、複数のメモリセルはマルチレベルセル(MLC)である。
【0005】
方法は、複数のメモリセルをプログラムするために複数のプログラム動作を実行することと、複数のプログラム動作の各々の後に、複数のメモリセルの閾値電圧が少なくとも1つの検証電圧よりも大きいかどうかを判定するために少なくとも1つの閾値電圧試験を実行することと、第1のメモリセルの閾値電圧が所定のプログラミング状態よりも低いプログラミング状態に対応する検証電圧よりも大きいと判定された場合、次のプログラム動作中に第1のメモリセルがプログラムされることを抑制することと、第2のメモリセルの閾値電圧が所定のプログラミング状態以上のプログラミング状態に対応する検証電圧よりも新たに大きくなると判定された場合、次のプログラム動作中に第2のメモリセルをプログラムし続けることとを含む。
【0006】
本発明の別の実施形態は、メモリをプログラムする方法を開示する。メモリは、複数のメモリセルを含み、複数のメモリセルはマルチレベルセル(MLC)である。
【0007】
本方法は、複数のメモリセルをプログラムするために複数のプログラム動作を実行することと、複数のプログラム動作の各々の後に、複数のメモリセルの閾値電圧が少なくとも1つの検証電圧よりも大きいかどうかを判定するために少なくとも1つの閾値電圧試験を実行することと、第1のメモリセルの閾値電圧が第1の検証電圧よりも大きいと判定された場合に、次のプログラム動作中に第1のメモリセルがプログラムされることを抑制することと、所定回数のプログラム動作が実行された後に、後続の閾値電圧試験において試験されるべき検証電圧を増加させることと、を含む。
【0008】
本発明の別の実施形態は、メモリをプログラムする方法を開示する。メモリは、複数のメモリセルを含み、複数のメモリセルはマルチレベルセル(MLC)である。
【0009】
本方法は、複数のメモリセルをプログラムするために複数のプログラム動作を実行することと、複数のプログラム動作の各々の後に、複数のメモリセルの閾値電圧が少なくとも1つの検証電圧よりも大きいかどうかを判定するために少なくとも1つの閾値電圧試験を実行することと、第1のメモリセルの閾値電圧が第1の検証電圧よりも大きいと判定された場合に、次のプログラム動作中に第1のメモリセルがプログラムされることを抑制することと、複数のメモリセルの目標プログラミング状態に対応する閾値電圧試験が実行された後に、複数のメモリセルのすべてのプログラミング状態に対応する後続の閾値電圧試験において試験されるべき検証電圧を増加させることと、を含む。
【0010】
本発明の別の実施形態は、メモリを開示する。メモリは、少なくとも1つのワード線に結合された複数のメモリセルと、少なくとも1つのワード線に結合された制御回路とを含む。複数のメモリセルは、マルチレベルセル(MLC)である。
(【0011】以降は省略されています)

この特許をJ-PlatPatで参照する

関連特許

オンキヨー株式会社
聴診システム
4日前
シングス合同会社
再生装置
26日前
富士フイルム株式会社
梱包体
6日前
ソニーセミコンダクタソリューションズ株式会社
記憶装置
19日前
キオクシア株式会社
半導体メモリ
8日前
キオクシア株式会社
メモリシステム
12日前
キオクシア株式会社
半導体記憶装置
4日前
旺宏電子股ふん有限公司
大きな検索ワード用連想メモリ
1か月前
キオクシア株式会社
半導体記憶装置
19日前
旭化成株式会社
偽造防止用積層体、及び情報処理方法
1か月前
シングス合同会社
再生装置
26日前
サンディスク テクノロジーズ エルエルシー
独特の記憶容量を有するメモリダイ
1か月前
株式会社半導体エネルギー研究所
記憶装置
今日
旺宏電子股ふん有限公司
インメモリコンピューティングのための記憶装置
1か月前
セイコーエプソン株式会社
媒体処理装置、及び、媒体処理装置の制御方法
1か月前
株式会社半導体エネルギー研究所
半導体装置
1か月前
株式会社半導体エネルギー研究所
半導体装置
20日前
株式会社東芝
磁気ヘッド及び磁気記録装置
13日前
株式会社東芝
磁気ディスク装置
13日前
ソニーグループ株式会社
磁気記録媒体およびカートリッジ
4日前
パナソニックIPマネジメント株式会社
光吸収材料、記録媒体、情報の記録方法及び情報の読出方法
5日前
パナソニックIPマネジメント株式会社
二光子吸収材料、記録媒体、情報の記録方法及び情報の読出方法
13日前
パナソニックIPマネジメント株式会社
二光子吸収材料、記録媒体、情報の記録方法及び情報の読出方法
5日前
パナソニックIPマネジメント株式会社
二光子吸収材料、記録媒体、情報の記録方法及び情報の読出方法
5日前
キオクシア株式会社
半導体記憶装置及び選択ゲート線に対するプログラム動作方法
1か月前
株式会社東芝
磁気ディスク装置、および、制御方法
4日前
株式会社東芝
磁気ヘッド、及び磁気記録再生装置
5日前
株式会社東芝
プリント回路基板およびディスク装置
27日前
ニデック株式会社
ベースプレート、モータ、ディスク駆動装置及びベースプレートの製造方法
4日前
ソニーセミコンダクタソリューションズ株式会社
記憶装置、電子機器及び記憶装置の制御方法
26日前
富士フイルム株式会社
磁気テープカートリッジ
13日前
日本電気硝子株式会社
磁気記録媒体用ガラス基板及びそれを用いた磁気記録装置
1か月前
華邦電子股ふん有限公司
擬似スタティックランダムアクセスメモリ
12日前
ウェスタン デジタル テクノロジーズ インコーポレーテッド
大容量ハードディスクドライブのためのロード/アンロードランプ
1か月前
三星電子株式会社
不揮発性メモリ装置及びその動作方法
5日前
富士フイルム株式会社
磁気テープおよび磁気記録再生装置
6日前
続きを見る