TOP特許意匠商標
特許ウォッチ Twitter
10個以上の画像は省略されています。
公開番号2024015638
公報種別公開特許公報(A)
公開日2024-02-06
出願番号2022117838
出願日2022-07-25
発明の名称電力合成器
出願人富士通株式会社
代理人個人
主分類H01P 5/12 20060101AFI20240130BHJP(基本的電気素子)
要約【課題】損失を小さく抑えること。
【解決手段】第1マイクロストリップ線路を有する第1基板と、第2マイクロストリップ線路を有する第2基板と、前記第1基板と前記第2基板との間に設けられた第3基板と、前記第1マイクロストリップ線路と前記第2マイクロストリップ線路に接続された導波路と、を備え、前記第1基板は、前記導波路内に突出し、前記第1マイクロストリップ線路が設けられた第1突起部を有し、前記第2基板は、平面視において前記第1突起部に重なって前記導波路内に突出し、前記第2マイクロストリップ線路が設けられた第2突起部を有し、前記第3基板は、平面視において前記第1突起部および前記第2突起部の前方に位置するように前記導波路内に突出し、前記第1突起部の先端と前記第2突起部の先端とに重なる位置から先端までの長さが(λ/4)±(λ/8)である凸部を有する、電力合成器。
【選択図】図9

特許請求の範囲【請求項1】
第1マイクロストリップ線路を有する第1基板と、
前記第1基板上に設けられ、第2マイクロストリップ線路を有する第2基板と、
前記第1基板と前記第2基板との間に設けられた第3基板と、
前記第1マイクロストリップ線路と前記第2マイクロストリップ線路に接続され、前記第1マイクロストリップ線路から入力される第1電力と前記第2マイクロストリップ線路から入力される第2電力とを合成して伝送する導波路と、を備え、
前記第1基板は、前記導波路内に突出し、前記第1マイクロストリップ線路が設けられた第1突起部を有し、
前記第2基板は、平面視において前記第1突起部に重なって前記導波路内に突出し、前記第2マイクロストリップ線路が設けられた第2突起部を有し、
前記第3基板は、平面視において前記第1突起部および前記第2突起部の前方に位置するように前記導波路内に突出し、前記第1突起部の先端と前記第2突起部の先端とに重なる位置から先端までの長さが前記第1マイクロストリップ線路および前記第2マイクロストリップ線路を伝搬する電磁波の波長をλとした場合に(λ/4)±(λ/8)である第1凸部を有する、電力合成器。
続きを表示(約 770 文字)【請求項2】
前記第1凸部の幅は、前記第1突起部の幅および前記第2突起部の幅より大きく、かつ、λ/8以下である、請求項1に記載の電力合成器。
【請求項3】
前記第1基板に対して前記第3基板とは反対側に設けられた下部基板と、
前記第2基板に対して前記第3基板とは反対側に設けられた上部基板と、を備え、
前記導波路は、前記第1基板と前記第2基板と前記第3基板の各々に設けられた開口を前記下部基板と前記上部基板とが挟むことにより形成される、請求項1または2に記載の電力合成器。
【請求項4】
前記開口により形成された前記導波路の内部は空隙である、請求項3に記載の電力合成器。
【請求項5】
前記第1凸部は平面視にて矩形形状である、請求項1または2記載の電力合成器。
【請求項6】
前記第1突起部および前記第2突起部は平面視にて三角形状である、請求項5に記載の電力合成器。
【請求項7】
前記第2基板は、前記第2マイクロストリップ線路が前記第1マイクロストリップ線路に平面視において重なるように前記第1基板上に設けられる、請求項1または2に記載の電力合成器。
【請求項8】
前記導波路を伝送する電力が入力される第3マイクロストリップ線路が設けられ、かつ、前記導波路内に突出し、前記第3マイクロストリップ線路が設けられた第3突起部を有する第4基板と、
前記第4基板の上下の少なくとも一方に、平面視において前記第3突起部の前方に位置するように前記導波路内に突出し、前記第3突起部の先端に重なる位置から先端までの長さが(λ/4)±(λ/8)である第2凸部を有する第5基板と、を備える、請求項1または2に記載の電力合成器。

発明の詳細な説明【技術分野】
【0001】
本発明は、電力合成器に関する。
続きを表示(約 2,400 文字)【背景技術】
【0002】
レーダーシステムおよび携帯電話等の通信システムでは、高出力化のために、複数のトランジスタの出力電力を電力合成器で合成することが行われている。また、高周波帯の電磁波の伝送路として導波管が知られている。導波管を模した基板集積導波路(SIW:Substrate Integrated Waveguide)も知られている。基板集積導波路は、例えば基板の上下面に金属膜が設けられ、基板を貫通する複数のビア配線で上下面に設けられた金属膜を接続した構成をしている。基板集積導波路において、上面の金属膜に外側に向かって伸びるスタブを形成し、スタブと基板と下面の金属膜とで形成される線路の長さをλ/4(λは伝搬する電磁波の波長)とすることが知られている(例えば特許文献1)。これにより、電磁波の漏洩を抑制できる効果が得られることが知られている。
【先行技術文献】
【特許文献】
【0003】
特開2018-182422号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
電力合成器では損失を小さく抑えることが望まれている。例えば、電力合成器としてウィルキンソン型電力合成器が知られているが、ウィルキンソン型電力合成器はトーナメント状の配置構成となるために合成損失が大きくなってしまう。
【0005】
1つの側面では、損失を小さく抑えることが可能な電力合成器を提供することを目的とする。
【課題を解決するための手段】
【0006】
1つの態様では、第1マイクロストリップ線路を有する第1基板と、前記第1基板上に設けられ、第2マイクロストリップ線路を有する第2基板と、前記第1基板と前記第2基板との間に設けられた第3基板と、前記第1マイクロストリップ線路と前記第2マイクロストリップ線路に接続され、前記第1マイクロストリップ線路から入力される第1電力と前記第2マイクロストリップ線路から入力される第2電力とを合成して伝送する導波路と、を備え、前記第1基板は、前記導波路内に突出し、前記第1マイクロストリップ線路が設けられた第1突起部を有し、前記第2基板は、平面視において前記第1突起部に重なって前記導波路内に突出し、前記第2マイクロストリップ線路が設けられた第2突起部を有し、前記第3基板は、平面視において前記第1突起部および前記第2突起部の前方に位置するように前記導波路内に突出し、前記第1突起部の先端と前記第2突起部の先端とに重なる位置から先端までの長さが前記第1マイクロストリップ線路および前記第2マイクロストリップ線路を伝搬する電磁波の波長をλとした場合に(λ/4)±(λ/8)である第1凸部を有する、電力合成器である。
【発明の効果】
【0007】
1つの側面として、損失を小さく抑えることができる。
【図面の簡単な説明】
【0008】
図1は、実施例1に係る電力合成器の斜視図である。
図2(a)は、図1のA-A間の断面図、図2(b)は、図1のB-B間の断面図である。
図3は、実施例1に係る電力合成器の分解斜視図である。
図4(a)および図4(b)は、線路基板の斜視図である。
図5(a)および図5(b)は、他の線路基板の斜視図である。
図6(a)および図6(b)は、中間基板の斜視図である。
図7(a)および図7(b)は、実施例1に係る電力合成器の分解平面図である。
図8は、実施例1に係る電力合成器の動作を説明するための断面図である。
図9は、実施例1に係る電力合成器の効果を説明するための断面図である。
図10(a)および図10(b)は、実施例1の変形例1に係る電力合成器の断面図である。
図11は、実施例1の変形例2に係る電力合成器の分解斜視図である。
図12は、実施例2に係る電力合成器の斜視図である。
図13(a)は、図12のA-A間の断面図、図13(b)は、図12のB-B間の断面図である。
図14は、実施例2に係る電力合成器の分解斜視図である。
図15(a)および図15(b)は、他の中間基板の斜視図である。
図16は、実施例2に係る電力合成器の動作を説明するための断面図である。
図17(a)は、実施例2の変形例に係る電力合成器の断面図、図17(b)は、実施例2の変形例に係る電力合成器の動作を説明するための断面図である。
図18は、実施例3に係る電力合成器の分解斜視図である。
図19(a)は、実施例3に係る電力合成器の断面図、図19(b)は、実施例3に係る電力合成器の動作を説明するための断面図である。
図20は、実施例3の変形例に係る電力合成器の分解斜視図である。
図21(a)は、実施例3の変形例に係る電力合成器の断面図、図21(b)は、実施例3の変形例に係る電力合成器の動作を説明するための断面図である。
【発明を実施するための形態】
【0009】
以下、図面を参照して、本発明の実施例について説明する。
【実施例】
【0010】
図1は、実施例1に係る電力合成器100の斜視図である。図2(a)は、図1のA-A間の断面図、図2(b)は、図1のB-B間の断面図である。図3は、実施例1に係る電力合成器100の分解斜視図である。電力合成器100は、例えば2つのトランジスタの出力電力を合成して伝送するものであり、レーダーシステムおよび携帯電話等の通信システム等、様々な用途に用いられる。
(【0011】以降は省略されています)

この特許をJ-PlatPatで参照する

関連特許

富士通株式会社
算出方法及び算出プログラム
3日前
富士通株式会社
光通信装置および伝送制御方法
18日前
富士通株式会社
情報処理装置及び情報処理方法
23日前
富士通株式会社
足位置の補正方法、装置及び記憶媒体
26日前
富士通株式会社
表示制御方法及び表示制御プログラム
1か月前
富士通株式会社
画像探索方法及び画像探索プログラム
9日前
富士通株式会社
分散学習プログラム、方法、及び装置
1か月前
富士通株式会社
画像識別方法および画像識別プログラム
3日前
富士通株式会社
情報処理装置,プログラムおよび制御方法
23日前
富士通株式会社
類似度判定方法および類似度判定プログラム
18日前
富士通株式会社
プログラム、情報処理方法および情報処理装置
2日前
富士通株式会社
制御方法、制御プログラムおよび情報処理装置
25日前
富士通株式会社
判定プログラム、判定方法および情報処理装置
3日前
富士通株式会社
パターン抽出方法及びパターン抽出プログラム
1日前
富士通株式会社
評価プログラム、評価方法および情報処理装置
4日前
富士通株式会社
検出プログラム、検出方法および情報処理装置
4日前
富士通株式会社
特定プログラム、特定方法および情報処理装置
1日前
富士通株式会社
設定プログラム、設定方法および情報処理装置
1日前
富士通株式会社
特定プログラム、特定方法および情報処理装置
23日前
富士通株式会社
半導体装置、半導体装置の製造方法及び電子装置
19日前
富士通株式会社
移動時間予測方法および移動時間予測プログラム
1日前
富士通株式会社
データ処理装置、データ処理方法およびプログラム
23日前
富士通株式会社
署名支援プログラム、署名支援方法、署名支援装置
19日前
富士通株式会社
グラフェン光素子及びグラフェン光素子の製造方法
1か月前
富士通株式会社
カメラキャリブレーション方法の評価方法及び装置
8日前
富士通株式会社
情報出力プログラム、情報出力方法及び情報処理装置
24日前
富士通株式会社
情報処理プログラム、情報処理方法、およびシステム
8日前
富士通株式会社
並列処理プログラム,並列処理装置及び並列処理方法
8日前
富士通株式会社
プロセッサ、命令実行プログラムおよび情報処理装置
26日前
富士通株式会社
取引処理プログラム、取引処理方法および情報処理装置
17日前
富士通株式会社
構造解析プログラム、構造解析方法および情報処理装置
1か月前
富士通株式会社
情報処理プログラム、情報処理方法および情報処理装置
23日前
富士通株式会社
演算処理プログラム、演算処理方法および情報処理装置
23日前
富士通株式会社
情報処理プログラム、情報処理方法および情報処理装置
24日前
富士通株式会社
情報処理プログラム、情報処理方法および情報処理装置
23日前
富士通株式会社
設計支援プログラム、設計支援方法および設計支援装置
1か月前
続きを見る