特許ウォッチ

公開番号2024014430
公報種別公開特許公報(A)
公開日2024-02-01
出願番号2022117249
出願日2022-07-22
発明の名称半導体装置、システム
出願人ローム株式会社
代理人個人,個人
主分類G06F 15/78 20060101AFI20240125BHJP(計算;計数)
要約【課題】起動時間を短縮し、および/または、起動時の消費電力を削減する。
【解決手段】電源ピンVCCには、外部から電源電圧V_CCが供給される。キャパシタ接続ピンREGは、キャパシタC1が接続される。電源回路120は、その入力が電源ピンVCCと接続され、その出力がキャパシタ接続ピンREGと接続され、その出力に内部電源電圧V_DDを発生する。不揮発性メモリ200は、内部電源電圧V_DDを受けて動作する。スイッチSW1は、不揮発性メモリ200の電源端子とキャパシタ接続ピンREGの間に設けられる。制御部130は、内部電源電圧V_DDが所定のしきい値V_THを越えると、スイッチSW1をオンする。
【選択図】図3
特許請求の範囲【請求項１】
外部から電源電圧を受ける電源ピンと、
キャパシタが接続されるべきキャパシタ接続ピンと、
その入力が前記電源ピンと接続され、その出力が前記キャパシタ接続ピンと接続され、その出力に内部電源電圧を発生する電源回路と、
前記内部電源電圧を受けて動作する不揮発性メモリと、
前記不揮発性メモリの電源端子と前記キャパシタ接続ピンの間に設けられるスイッチと、
前記内部電源電圧が所定のしきい値を越えると、前記スイッチをオンする制御部と、
を備える、半導体装置。
続きを表示（約 1,100 文字）【請求項２】
前記電源回路と、前記スイッチと、前記制御部は、ひとつの半導体チップに集積化される、請求項１に記載の半導体装置。
【請求項３】
前記ひとつの半導体チップは、マイクロコントローラであり、
前記不揮発性メモリは、前記マイクロコントローラが実行すべきプログラムを格納する、請求項２に記載の半導体装置。
【請求項４】
前記電源回路と前記制御部は、ひとつのマイクロコントローラに内蔵され、前記制御部が生成する前記スイッチの制御信号は、前記マイクロコントローラの入出力端子から出力され、
前記不揮発性メモリは、前記マイクロコントローラが実行すべきプログラムを格納する、請求項１に記載の半導体装置。
【請求項５】
前記不揮発性メモリは、前記内部電源電圧をしきい値電圧と比較する電圧監視回路を含み、
前記しきい値は、前記電圧監視回路の前記しきい値電圧の８０％より高く定められる、請求項１から４のいずれかに記載の半導体装置。
【請求項６】
前記しきい値が可変である、請求項１から４のいずれかに記載の半導体装置。
【請求項７】
前記不揮発性メモリは、電気的消去可能読み取り専用メモリである、請求項１から４のいずれかに記載の半導体装置。
【請求項８】
電源ラインと、
前記電源ラインに電源電圧を発生するマスター回路と、
前記電源ラインと接続される複数のスレーブ回路と、
を備え、
前記複数のスレーブ回路はそれぞれ、
前記電源ラインと接続される電源ピンと、
キャパシタが接続されるキャパシタ接続ピンと、
その入力が前記電源ピンと接続され、その出力が前記キャパシタ接続ピンと接続され、その出力に内部電源電圧を発生する電源回路と、
不揮発性メモリと、
前記不揮発性メモリの電源端子と前記キャパシタ接続ピンの間に設けられるスイッチと、
前記内部電源電圧が所定のしきい値を越えると、前記スイッチをオンする制御部と、
を備える、システム。
【請求項９】
前記電源回路と、前記スイッチと、前記制御部は、ひとつの半導体チップに集積化される、請求項８に記載のシステム。
【請求項１０】
前記ひとつの半導体チップは、マイクロコントローラであり、
前記不揮発性メモリは、前記マイクロコントローラが実行すべきプログラムを格納する、請求項９に記載のシステム。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本開示は、不揮発性メモリを備える半導体装置に関する。
続きを表示（約 1,500 文字）【背景技術】
【０００２】
電子機器において、各種設定や、実行すべきプログラムを格納するために、不揮発性メモリが利用される。半導体装置の中には、ひとつのパッケージの中に、メインとなる主回路のチップと、処理回路の設定などを格納する不揮発性メモリのチップと、を内蔵するマルチチップ構成のものがある。
【先行技術文献】
【特許文献】
【０００３】
特許第７０２１８７３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明者らは、マルチチップ構成の半導体装置について検討し、以下の課題を認識するに至った。
【０００５】
図１は、本発明者が検討したマルチチップ構成の半導体装置１０のブロック図である。半導体装置１０は、主回路１２と、電源回路１４と、不揮発性メモリ２０を備える。不揮発性メモリ２０は、たとえば電気的消去可能読み取り専用メモリ（ＥＥＰＲＯＭ：Electrically Erasable Programmable Read-Only Memory）である。
【０００６】
不揮発性メモリ２０の電源電圧（内部電源電圧という）Ｖ
ＤＤ
は、半導体装置１０内の電源回路１４によって生成される。
【０００７】
電源回路１４は、外部からの電源電圧Ｖ
ＣＣ
を受け、内部電源電圧Ｖ
ＤＤ
を生成する。電源回路１４の出力には、ピンＲＥＧを介して、平滑化用のキャパシタＣ１が外付けされる。
【０００８】
不揮発性メモリ２０は、デジタル回路である。デジタル回路を構成するゲート素子の状態は、内部電源電圧Ｖ
ＤＤ
が低いときに不定となり、ゲート素子には貫通電流が流れる。このゲート素子が不定となる電圧範囲（＜Ｖｘ）を不定電圧範囲という。したがって、内部電源電圧Ｖ
ＤＤ
が不定電圧範囲に含まれるとき、不揮発性メモリ２０を外部から見ると、その電源端子ＶＤＤにはリーク電流Ｉ
ＬＥＡＫ
が流れ続けることとなる。図１の半導体装置１０の起動を説明する。
【０００９】
図２は、図１の半導体装置１０の起動動作を説明する図である。時刻ｔ
１
に電源端子ＶＣＣに、電源電圧Ｖ
ＣＣ
が供給されると、電源回路１４が起動する。電源回路１４は、キャパシタＣ１を充電し、内部電源電圧Ｖ
ＤＤ
を目標レベルＶ
ＤＤ（ＲＥＦ）
まで上昇させる。内部電源電圧Ｖ
ＤＤ
がある不定電圧範囲（＜Ｖｘ）に含まれる状態では、不揮発性メモリ２０の電源端子には、リーク電流Ｉ
ＬＥＡＫ
が流れる。つまり、電源回路１４の出力電流の一部は、リーク電流Ｉ
ＬＥＡＫ
として不揮発性メモリ２０に流れ、残りの電流によってキャパシタＣ１が充電され、内部電源電圧Ｖ
ＤＤ
が上昇する。ここで電源回路１４の電流供給能力（出力電流）が小さい場合、キャパシタＣ１の充電電流が少なくなるため、内部電源電圧Ｖ
ＤＤ
の上昇速度が遅くなり、起動時間が長くなる。そしてこの長い起動時間の間、不揮発性メモリ２０にリーク電流Ｉ
ＬＥＡＫ
が流れ続けることとなり、無駄な電力が消費される。
【００１０】
本開示は係る状況においてなされたものであり、そのある態様の例示的な目的は、起動時間を短縮すること、および／または、起動時の消費電力の削減にある。
【課題を解決するための手段】
（【００１１】以降は省略されています）

関連特許