特許ウォッチ

公開番号2024011943
公報種別公開特許公報(A)
公開日2024-01-25
出願番号2022114305
出願日2022-07-15
発明の名称電子回路及び計算機
出願人株式会社東芝
代理人弁理士法人iX
主分類G06N 10/40 20220101AFI20240118BHJP(計算;計数)
要約【課題】特性を向上可能な電子回路及び計算機を提供する。
【解決手段】実施形態によれば、電子回路は、帯域通過フィルタ、複数の第1回路、及び、第1、第2ポートを含む。帯域通過フィルタは、複数のフィルタ共振器を含む。複数のフィルタ共振器に含まれる隣り合う2つは、互いに結合可能である。複数の第1回路のそれぞれは、第1量子ビット及び第1読み出し共振器を含む。複数のフィルタ共振器の1つは、複数の第1回路の1つの第1読み出し共振器と結合可能である。複数のフィルタ共振器の別の1つは、複数の第1回路の別の1つの第1読み出し共振器と結合可能である。複数のフィルタ共振器は、第1～第3フィルタ共振器を含む。第1フィルタ共振器は、第1ポートと接続される。第2フィルタ共振器は、第2ポートと接続される。第3フィルタ共振器は、第1、第2フィルタ共振器の間にある。
【選択図】図1
特許請求の範囲【請求項１】
複数のフィルタ共振器を含む帯域通過フィルタであって、前記複数のフィルタ共振器に含まれる隣り合う２つは、互いに結合可能である、前記帯域通過フィルタと、
複数の第１回路であって、前記複数の第１回路のそれぞれは、第１量子ビットと、前記第１量子ビットと結合可能な第１読み出し共振器と、を含み、前記複数のフィルタ共振器の１つは、前記複数の第１回路の１つの前記第１読み出し共振器と結合可能であり、前記複数のフィルタ共振器の別の１つは、前記複数の第１回路の別の１つの前記第１読み出し共振器と結合可能である、前記複数の第１回路と、
第１ポートと、
第２ポートと、
を備え、
前記複数のフィルタ共振器は、第１フィルタ共振器、第２フィルタ共振器及び第３フィルタ共振器を含み、
前記第１フィルタ共振器は、前記第１ポートと結合可能であり、
前記第２フィルタ共振器は、前記第２ポートと結合可能であり、
前記第３フィルタ共振器は、前記第１フィルタ共振器と前記第２フィルタ共振器との間にある、電子回路。
続きを表示（約 1,000 文字）【請求項２】
前記第１ポートは、入力信号生成器からの信号を受信して前記帯域通過フィルタに供給可能であり、
前記第２ポートは、前記帯域通過フィルタの出力信号を出力信号増幅器へ出力可能である、請求項１に記載の電子回路。
【請求項３】
前記第１フィルタ共振器は、前記帯域通過フィルタの端にあり、
前記第２フィルタ共振器は、前記帯域通過フィルタの他端にある、請求項１に記載の電子回路。
【請求項４】
前記第１フィルタ共振器は、前記複数のフィルタ共振器の前記１つである、請求項１に記載の電子回路。
【請求項５】
前記第２フィルタ共振器は、前記複数のフィルタ共振器の前記別の１つである、請求項４に記載の電子回路。
【請求項６】
前記複数のフィルタ共振器は、前記複数の第１回路に含まれる前記第１読み出し共振器とそれぞれ結合可能である、請求項１に記載の電子回路。
【請求項７】
複数の第２回路をさらに備え、
前記複数の第２回路のそれぞれは、第２量子ビットと、前記第２量子ビットと結合可能な第２読み出し共振器と、を含み、
前記複数のフィルタ共振器は、前記複数の第２回路に含まれる前記第２読み出し共振器とそれぞれ結合可能である、請求項６に記載の電子回路。
【請求項８】
第２回路をさらに備え、
前記第２回路は、第２量子ビットと、前記第２量子ビットと結合可能な第２読み出し共振器と、を含み、
前記複数のフィルタ共振器の前記１つは、前記第２読み出し共振器とさらに結合可能である、請求項１に記載の電子回路。
【請求項９】
第２回路をさらに備え、
前記第２回路は、第２量子ビットと、前記第２量子ビットと結合可能な第２読み出し共振器と、を含み、
前記複数のフィルタ共振器の前記１つは、前記第２読み出し共振器とさらに結合可能であり、
前記複数のフィルタ共振器の前記別の１つは、前記別の１つの前記第１読み出し共振器を除く読み出し共振器と結合されない、請求項１に記載の電子回路。
【請求項１０】
前記第１読み出し共振器の共振周波数は、前記帯域通過フィルタの通過帯域内にあり、
前記第１量子ビットの共振周波数は、前記帯域通過フィルタの前記通過帯域外にある、請求項１に記載の電子回路。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本発明の実施形態は、電子回路及び計算機に関する。
続きを表示（約 2,200 文字）【背景技術】
【０００２】
例えば、量子ビットを含む電子回路が計算機に応用される。電子回路の特性の向上が望まれる。
【先行技術文献】
【非特許文献】
【０００３】
E.Jeffrey et al., Phys. Rev. Lett., 112, 190504 (2014).
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明の実施形態は、特性を向上可能な電子回路及び計算機を提供する。
【課題を解決するための手段】
【０００５】
本発明の実施形態によれば、電子回路は、帯域通過フィルタ、複数の第１回路、第１ポート、及び、第２ポートを含む。前記帯域通過フィルタは、複数のフィルタ共振器を含む。前記複数のフィルタ共振器に含まれる隣り合う２つは、互いに結合可能である。前記複数の第１回路のそれぞれは、第１量子ビットと、前記第１量子ビットと結合可能な第１読み出し共振器と、を含む。前記複数のフィルタ共振器の１つは、前記複数の第１回路の１つの前記第１読み出し共振器と結合可能である。前記複数のフィルタ共振器の別の１つは、前記複数の第１回路の別の１つの前記第１読み出し共振器と結合可能である。前記複数のフィルタ共振器は、第１フィルタ共振器、第２フィルタ共振器及び第３フィルタ共振器を含む。前記第１フィルタ共振器は、前記第１ポートと結合可能である。前記第２フィルタ共振器は、前記第２ポートと結合可能である。前記第３フィルタ共振器は、前記第１フィルタ共振器と前記第２フィルタ共振器との間にある。
【図面の簡単な説明】
【０００６】
図１は、第１実施形態に係る電子回路を例示する模式図である。
図２は、第１参考例に係る電子回路を例示する模式図である。
図３は、第２参考例に係る電子回路を例示する模式図である。
図４は、第１実施形態に係る電子回路を例示する模式図である。
図５（ａ）及び図５（ｂ）は、第１実施形態に係る電子回路の特性を例示するグラフである。
図６は、第１実施形態に係る電子回路の特性を例示するグラフである。
図７は、第１実施形態に係る電子回路を例示する模式図である。
図８は、第１実施形態に係る電子回路を例示する模式図である。
図９は、第１実施形態に係る電子回路の特性を例示する模式図である。
図１０は、第１実施形態に係る電子回路の特性を例示する模式図である。
図１１は、第１実施形態に係る電子回路を例示する模式図である。
図１２は、第１実施形態に係る電子回路を例示する模式図である。
図１３（ａ）及び図１３（ｂ）は、第１実施形態に係る電子回路の特性を例示するグラフである。
図１４は、第１実施形態に係る電子回路の特性を例示する模式図である。
図１５は、第１実施形態に係る電子回路を例示する模式図である。
図１６は、第１実施形態に係る電子回路を例示する模式的平面図である。
図１７（ａ）及び図１７（ｂ）は、第１実施形態に係る電子回路の一部を例示する模式的的断面図である。
図１８は、第１実施形態に係る電子回路を例示する模式的平面図である。
図１９は、第２実施形態に係る計算機を例示する模式図である。
【発明を実施するための形態】
【０００７】
以下に、本発明の実施形態について図面を参照しつつ説明する。
図面は模式的または概念的なものであり、各部分の厚さと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
【０００８】
（第１実施形態）
図１は、第１実施形態に係る電子回路を例示する模式図である。
図１に示すように、実施形態に係る電子回路１１０は、帯域通過フィルタ５０、複数の第１回路３１、第１ポート６１Ｐ及び第２ポート６２Ｐを含む。
【０００９】
帯域通過フィルタ５０は、複数のフィルタ共振器５８ｒを含む。複数のフィルタ共振器５８ｒに含まれる隣り合う２つは、互いに結合可能である。複数のフィルタ共振器５８ｒに含まれる隣り合う２つは、例えば、電磁界結合する。電磁界結合は、例えば、電界結合及び磁界結合の少なくともいずれかを含む。電磁界結合は、例えば、容量性結合及び誘導性結合の少なくともいずれかを含んで良い。１つの例において、複数のフィルタ共振器５８ｒに含まれる隣り合う２つは、例えば、容量結合可能である。
【００１０】
複数の第１回路３１のそれぞれは、第１量子ビット１１及び第１読み出し共振器２１を含む。第１読み出し共振器２１は、第１量子ビット１１と結合可能である。第１読み出し共振器２１は、第１量子ビット１１と電磁界結合可能である。
（【００１１】以降は省略されています）

関連特許