特許ウォッチ

公開番号2024003688
公報種別公開特許公報(A)
公開日2024-01-15
出願番号2022103007
出願日2022-06-27
発明の名称撮像素子及び撮像装置
出願人日本放送協会
代理人個人,個人,個人,個人
主分類H04N 25/42 20230101AFI20240105BHJP(電気通信技術)
要約【課題】撮像領域ごとに局所的な高フレームレート撮影若しくは高解像度撮影による撮像を実現し、かつ、撮影モードの異なる領域の境界部分に生じうるアーティファクトを軽減し、画面全体の画質を向上させる撮像素子及び撮像装置を提供する。
【解決手段】撮像装置は、光電変換部を備えた画素を隣接する2×2画素ごとにまとめて1つの画素ブロックとし、モード選択信号に応じて、1フレームごとに前記画素ブロックの4画素の光電変換部に蓄積された全ての電荷をビニングして読み出すか、前記画素ブロックの一つの画素の光電変換部に蓄積された複数フレーム分の電荷を1フレームごとに1画素ずつ順に読み出すか、を切り換える機能を有する撮像素子と、前記モード選択信号に応じた演算を各画素ブロックに対応する出力信号ごとに行い、映像信号を生成する信号処理部と、を備えることを特徴とする。
【選択図】図1
特許請求の範囲【請求項１】
光電変換部を備えた画素を隣接する２×２画素ごとに１つの画素ブロックとし、前記画素ブロックにより構成される画素アレイと、
前記画素ブロックの列に対応して設けられ、各画素ブロックの出力信号を読み出す列読出回路とを備え、
前記画素ブロックごとに設定されたモード選択信号に応じて、１フレームごとに前記画素ブロックの４画素の光電変換部に蓄積された全ての電荷をビニングして読み出すか、前記画素ブロックの一つの画素の光電変換部に蓄積された複数フレーム分の電荷を１フレームごとに１画素ずつ順に読み出すか、を切り換える機能を有する、撮像素子。
続きを表示（約 1,200 文字）【請求項２】
請求項１に記載の撮像素子と、
前記撮像素子の出力信号に対して、前記モード選択信号に応じた演算を各画素ブロックに対応する出力信号ごとに行い、映像信号を生成する信号処理部と、
を備える、撮像装置。
【請求項３】
請求項２に記載の撮像装置において、
前記信号処理部は、１フレームごとに前記画素ブロックの４画素の光電変換部に蓄積された全ての電荷をビニングして読み出した出力信号に基づいて、１フレームごとに信号を出力する高速撮影モードの映像信号を生成し、
前記画素ブロックの一つの画素の光電変換部に蓄積された複数フレーム分の電荷を１フレームごとに１画素ずつ順に読み出した出力信号に基づいて、前記画素ブロックの画素に対応した解像度の高解像度撮影モードの映像信号を生成する、撮像装置。
【請求項４】
請求項２又は３に記載の撮像装置において、
入射光を色ごとに分解するプリズムと、
前記プリズムにより分解された色に対応して配置された複数の前記撮像素子と、
前記モード選択信号に応じて前記撮像素子に駆動信号を出力する駆動信号生成部と、
を備え、
前記信号処理部は、複数の前記撮像素子の出力信号に対して、前記モード選択信号に応じた演算を各画素ブロックに対応する出力信号ごとに行い、映像信号を生成する、撮像装置。
【請求項５】
請求項４に記載の撮像装置において、
前記プリズムは４板プリズムであり、
前記撮像素子は、Ｒｃｈ，Ｇ1ｃｈ，Ｇ2ｃｈ，Ｂｃｈに対応して４個配置され、
前記駆動信号生成部は、高解像度撮影モードの画素ブロックについて、複数の前記撮像素子の対応する画素ブロックが、出力する画素の位置を撮像素子ごとに互いにずらして出力するように制御する、撮像装置。
【請求項６】
請求項５に記載の撮像装置において、
前記駆動信号生成部は、前記高解像度撮影モードの画素ブロックについて、複数の前記撮像素子の対応する画素ブロックが、合わせてベイヤー配列となる画素位置の信号を出力するように制御する、撮像装置。
【請求項７】
請求項６に記載の撮像装置において、
前記信号処理部は、前記高解像度撮影モードにおいて、複数の前記撮像素子の１フレームごとに１画素ずつ順に読み出した出力信号を１フレームごとにデモザイク処理して映像信号を生成する方式、及び前記撮像素子の前記画素ブロックの各画素に対応する出力信号を４フレームごとに各画素位置の信号として集めて映像信号を生成する方式のいずれかを選択する、撮像装置。
【請求項８】
請求項７に記載の撮像装置において、
前記信号処理部は、前記高解像度撮影モードが選択された前記画素ブロックの内、少なくとも高速撮影モードの画素ブロックとの境界部分の前記画素ブロックを１フレームごとにデモザイク処理して映像信号を生成する方式とする、撮像装置。

発明の詳細な説明【技術分野】
【０００１】
本発明は、映像信号を取得する撮像素子及び撮像装置に関する。
続きを表示（約 2,100 文字）【背景技術】
【０００２】
近年では、撮像装置の信号処理はデジタル化されており、撮像素子の出力信号もデジタル信号となっている。そして、高解像度（多画素）化に対応するため、ＣＭＯＳ（Complementary Metal Oxide Semiconductor）撮像素子の高速画素信号読出回路には、画素アレイの列ごとにＡＤＣ（アナログ／デジタル変換器）を設ける列並列ＡＤＣが広く用いられている（例えば、特許文献１)。
【０００３】
列並列ＡＤＣを用いた撮像素子の画素１行あたりの信号読出期間Ｔ
H
は撮像素子の垂直方向（信号読出方向）の画素数Ｖとフレームレートｆ
f
に反比例する。そのため、高解像度・高フレームレート撮像素子の実現には読出回路の高速化が不可欠である。例えば、列並列ＡＤＣを用いた８Ｋ／２４０ｆｐｓ撮像素子の１行あたり信号読出期間Ｔ
H
は１μｓ以下である。さらに、デジタルＣＤＳ（相関二重サンプリング）による固定パターンノイズ除去を行う場合、一回の読出動作に対して画素のリセットレベルと信号レベルの両方のＡＤ変換を行う必要があるため、０．５μｓ以下での高速ＡＤ変換が必要である。
【０００４】
一般にＡＤＣの動作速度は、ノイズ性能・ビット深度・消費電力・ＡＤＣ面積等の性能とトレードオフの関係にある。そして、多画素高速撮像素子では、上述のとおりＡＤ変換に許容される時間が短くなってくるため、ＡＤＣの動作速度の限界に起因して、ノイズ性能劣化・ビット深度不足・消費電力増大・チップ面積増大などの課題がある。
【０００５】
この課題に対し、限られたＡＤ変換速度で実質的な画質向上を図るために、従来、撮像素子に、フレームレートや解像度などの特定の撮像性能に特化した動作モードを複数備え、撮影シーンの特徴に合わせて最適な動作モードを選択する手法が提案されている（特許文献２）。例えば、動きの速い被写体を撮像する場合は高フレームレート／低解像度モード、高精細で動きの少ない被写体を撮像する場合は低フレームレート／高解像度モードで撮影するなどといった撮影シーンに適応したモード選択をすることで、実質的な画質向上を図るものである。
【先行技術文献】
【特許文献】
【０００６】
特開２０２０－１８８３６０号公報
特開２０２０－１４１４０５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、従来のモード選択は、撮像素子（撮像領域）全体を特定の撮像性能に特化した動作モードとするものであった。モード選択機能を撮像素子に設けたとしても、一般の撮影シーンにおいて、同一撮像画面の中に複数の異なる特徴を持つ被写体が同時に映り込むことが想定される。特に３６０°映像などの広視野撮像を行う場合、同時に複数の特徴を持つ撮影シーンが混在することが想定されるため、この影響は顕著になる。このとき、例えば、画面内の移動速度の速い被写体に合わせて高フレームレートモードでの撮像を選択すると、同一画面内に同時に映り込む静止した高精細な被写体の精細度が低下してしまう。反対に、画面内の高精細な被写体に合わせて高解像度モードでの撮像を選択すると、移動速度の速い被写体がぼやけ、動きをとらえることができないという問題が生じる。
【０００８】
したがって、上記のような問題点に鑑みてなされた本発明の目的は、撮像領域ごとに局所的な高フレームレート撮影若しくは高解像度撮影による撮像を実現し、かつ、撮影モードの異なる領域の境界部分に生じうるアーティファクトを軽減し、画面全体の画質を向上させることが可能な撮像素子及び撮像装置を提供することにある。
【課題を解決するための手段】
【０００９】
上記課題を解決するために本発明に係る撮像素子は、
（１）光電変換部を備えた画素を隣接する２×２画素ごとに１つの画素ブロックとし、前記画素ブロックにより構成される画素アレイと、前記画素ブロックの列に対応して設けられ、各画素ブロックの出力信号を読み出す列読出回路とを備え、前記画素ブロックごとに設定されたモード選択信号に応じて、１フレームごとに前記画素ブロックの４画素の光電変換部に蓄積された全ての電荷をビニングして読み出すか、前記画素ブロックの一つの画素の光電変換部に蓄積された複数フレーム分の電荷を１フレームごとに１画素ずつ順に読み出すか、を切り換える機能を有することを特徴とする。
【００１０】
上記課題を解決するために本発明に係る撮像装置は、
（２）前記撮像素子と、前記撮像素子の出力信号に対して、前記モード選択信号に応じた演算を各画素ブロックに対応する出力信号ごとに行い、映像信号を生成する信号処理部と、を備えることを特徴とする。
（【００１１】以降は省略されています）

関連特許