発明の詳細な説明【技術分野】 【０００１】 本発明は、画素部がアレイ状に配され、例えば行方向の少なくとも一部の画素部の信号読取りが同時に行われる、特に動画像取得用の撮像素子に関するものである。 続きを表示（約 3,100 文字）【背景技術】 【０００２】 撮像素子（以下、単に撮像素子と称する）は、撮像レンズによって結像された光を、２次元平面状に整列したフォトダイオードを用いて光電変換し、フォトダイオードに蓄積された光誘起電荷を読み出して光の強度の２次元空間分布を画像として取得する機能を持つ半導体チップである。また、動画像取得用の撮像素子は、画素に蓄積された電荷を周期的に読み出すことにより動画像を撮影する。 動画像の撮影では、一般的に水平方向の画素数をH、垂直方向の画素数をV、画像を読み出す周期であるフレームレートをF[fps]とすると、1秒間に読み出す画素数である「画素読出しレート」は、H×V×F [pixel/sec] の乗算結果により得られ、このレートの値が消費電力、A/D変換回路の性能、さらには、出力データレート等に大きな影響を与える。撮像素子の分野では、微細製造プロセスや３次元積層技術などの先端半導体製造技術の導入に加え、回路技術やチップ上の信号処理技術を改善して性能向上が図られているが、それらによっても画素読出しレートを高めることは容易とは言えない。 【０００３】 上述した一般的な動画像取得方式では、撮像素子の構造から取得される動画像の空間解像度（水平および垂直方向の画素数）および時間解像度（フレームレート）は何れも撮影中は一定となるように設定されているが、動画像の性質に鑑みれば、必ずしも一定である必要は無い。 すなわち、静止している物体を撮影する場合にはフレームレートを高く維持する必要は無く、低いフレームレートで撮影した場合でも、主観的画質の低下を抑制することが可能である。他方、動いている物体を撮影する場合には、動きボケにより空間周波数が低下したものとなっているため、空間解像度を高く維持する必要は無く、低い空間解像度で撮影した場合でも、主観的画質の低下を抑制することが可能である。 【０００４】 上述した動画像の性質に鑑みると、撮影される物体が静止している場合には空間解像度を高くかつフレームレートを低くし、物体が動いている場合には空間解像度を低くかつフレームレートを高くするように撮影することが可能な撮像素子は、空間解像度とフレームレートを共に高く撮影する撮像素子に比較して、画素読出しレートを低く抑えながら主観的画質の低下を抑えることが可能である。 また、一般的に、撮影される画面中には、動きの速さが異なる様々な物体が含まれていることから、高空間解像度かつ低フレームレートで撮影される領域と、低空間解像度かつ高フレームレートで撮影される領域が、互いに組み合わされて画面が構成されることが望ましい。 【０００５】 このような撮影の実現に向けた技術として、下記特許文献１に記載されている画素並列構造を用いた撮像素子が知られている。この撮像素子は、３次元積層構造を利用して１画素に対して１個のA/D変換回路を画素と同一面積で形成する構造を備えている。この構造では、各画素について独立して読み出し動作を行うことができることから、空間解像度とフレームレートの制御を実現することが可能である。 また、下記非特許文献1には、下記特許文献１のように1画素に対して1個のA/D変換回路を設けるのではなく、16×16画素に対して16個のA/D変換回路を形成し、このブロック毎に露光時間を制御する撮像素子が開示されている。 さらに、下記非特許文献２には、画素内に1bitのメモリーを設けて、そのメモリーに記録した情報によって画素の読み出しをスキップする撮像素子が開示されている。 【先行技術文献】 【特許文献】 【０００６】 国際公開番号 WO2016/009832 A1 【非特許文献】 【０００７】 T. Hirata et. al., “7.8 A 1-inch 17Mpixel 1000fps Block-Controlled Coded-Exposure Back-Illuminated Stacked CMOS Image Sensor for Computational Imaging and Adaptive Dynamic Range Control,” in 2021 IEEE International Solid- State Circuits Conference (ISSCC), San Francisco, CA, USA, Feb. 2021, pp. 120-122. doi: 10.1109/ISSCC42613.2021.9365740. J. Zhang, J. P. Newman, X. Wang, C. S. Thakur, and J. Rattray, “A Closed-Loop, All-Electronic Pixel-Wise Adaptive Imaging System for High Dynamic Range Videography,” IEEE TRANSACTIONS ON CIRCUITS AND SYSTEMS, vol. 67, no. 6, p. 12, 2020. 【発明の概要】 【発明が解決しようとする課題】 【０００８】 上記特許文献１に記載された技術においては、画素をA/D変換回路の面積より小さくすることが困難であるため、画素の小型化に限界があり、実際に報告されている画素の大きさは6.9μmと大きく、小型化の目的は達成されていない。 また、上記非特許文献１に記載された技術によれば、画素の大きさを2.8μmと小さくすることができることが知られているが、制御の単位は16×16画素と粗く、また、制御の手法はシャッターによる露光時間の制御に限られることから、画素読出しレートを一定に保つことを前提としつつ、空間解像度と時間解像度の２つの要素を変化させることはできていない。 さらに、上記非特許文献２に記載された技術によれば、間引き読み出しによる空間解像度の制御と、読み出しスキップによりフレームレートを調整する時間解像度の制御が可能であるが、1つの画素に対して7個のトランジスタが追加になり画素サイズを小さくすることが困難である。実際に、非特許文献２で報告されている画素の大きさは6.5μmサイズである。 【０００９】 このように、従来技術においては、原理的には空間解像度および時間解像度の制御が可能であるが、付加されるトランジスタの数が多く画素の小型化を達成できないものか、画素の小型化は可能であるものの制御の単位が粗いものかのいずれかとなっており、一般的にテレビカメラの撮像素子として用いられる5μmサイズより小型の画素を高精細に制御可能な撮像素子が望まれていた。 【００１０】 ところで、現在の半導体製造技術ではトランジスタはウエハ面上にしか形成できないことから、画素サイズには内蔵するトランジスタの数が大きく影響する。一方で、近年では、配線を形成した面とは逆の面から光を入射させる裏面照射構造で撮像素子を製造することが一般的であり、かつ、配線層は４層以上の多層で形成することが可能であることから、画素サイズには、配線形成に伴う制約は小さい。 このため、画素サイズの小型化を実現するためには、1画素あたりのトランジスタ数を抑えることが重要である。 （【００１１】以降は省略されています） この特許をJ-PlatPatで参照する
特許ウォッチ
