特許ウォッチ

公開番号2023173412
公報種別公開特許公報(A)
公開日2023-12-07
出願番号2022085655
出願日2022-05-26
発明の名称炭化珪素半導体装置
出願人富士電機株式会社
代理人個人
主分類H01L 29/78 20060101AFI20231130BHJP(基本的電気素子)
要約【課題】簡易に形成可能でかつ所定耐圧を安定して確保可能な信頼性の高い炭化珪素半導体装置を提供すること。
【解決手段】p型外周領域は、活性領域1の外周部1bにおいて半導体基板40のおもて面側から順に第1～4外周領域15a,13a,28,27を配置してなり、外側端部に深さ方向に半導体基板40のおもて面から離れるほど段階的に内側に凹んだ2μm以上の同じ幅w1,w2,w3の複数段の段差を有する。第1,2,4外周領域15a,13a,27は、それぞれ活性領域1の中央部1aのp⁺⁺型コンタクト領域15d、p型ベース領域13およびp⁺型領域22の下部23と同時に形成される。第3外周領域28の不純物濃度は、活性領域1の中央部1aのp⁺型領域22の上部24の不純物濃度よりも低く、p⁺型領域22の上部24の不純物濃度の0.1倍以上0.5倍以下である。耐圧構造30は、第1外周領域15aの外側端部に接する。
【選択図】図2
特許請求の範囲【請求項１】
炭化珪素からなり、全面にわたって平坦な第１主面を有する半導体基板と、
前記半導体基板に設けられた活性領域と、
前記半導体基板に設けられ、前記活性領域の周囲を囲む終端領域と、
前記活性領域から前記終端領域にわたって前記半導体基板の内部に設けられた第１導電型の第１半導体領域と、
前記活性領域において前記第１主面と前記第１半導体領域との間に設けられた第２導電型の第２半導体領域と、
前記第１半導体領域と前記第２半導体領域とのｐｎ接合を含み、前記ｐｎ接合を通過する電流が流れる素子構造と、
前記素子構造と前記終端領域との間において前記第１主面と前記第１半導体領域との間に設けられ、前記活性領域の周囲を囲む第２導電型外周領域と、
前記終端領域において前記第１主面と前記第１半導体領域との間に、前記活性領域の周囲を囲む同心状に互いに離れて設けられた複数の第２導電型耐圧領域で構成された耐圧構造と、
前記第１主面に設けられ、前記第２半導体領域および前記第２導電型外周領域に電気的に接続された第１電極と、
前記半導体基板の第２主面に設けられ、前記第１半導体領域に電気的に接続された第２電極と、
を備え、
前記素子構造は、
前記第１主面と前記第２半導体領域との間に選択的に設けられ、前記第１電極に電気的に接続された第１導電型の第３半導体領域と、
前記第３半導体領域および前記第２半導体領域を貫通して前記第１半導体領域に達するトレンチと、
前記トレンチの内部にゲート絶縁膜を介して設けられたゲート電極と、
前記第１半導体領域と前記第２半導体領域との間において、前記トレンチの底面よりも前記第２主面側に選択的に設けられた、前記第２半導体領域よりも不純物濃度の高い第２導電型高濃度領域と、を備え、
前記第２導電型外周領域は、外側端部に深さ方向に前記第１主面から離れるほど段階的に内側に凹んだ同じ幅の複数段の段差を有し、当該段差に応じて前記第１主面から離れるほど内側で終端する複数の外周領域で構成され、
前記複数の外周領域は、
最も前記第１主面側において、前記耐圧構造の内側端部に接する第１外周領域と、
前記第２半導体領域の前記素子構造よりも外側の部分であり、前記第１外周領域の前記第２主面側に隣接する第２外周領域と、
前記第２外周領域の前記第２主面側に隣接する第３外周領域と、
前記第３外周領域の前記第２主面側に隣接し、下面が前記第２導電型高濃度領域の下面と同じ深さである第４外周領域と、を有することを特徴とする炭化珪素半導体装置。
続きを表示（約 790 文字）【請求項２】
前記第３外周領域の不純物濃度は、前記第２導電型高濃度領域の不純物濃度よりも低いことを特徴とする請求項１に記載の炭化珪素半導体装置。
【請求項３】
前記第３外周領域の不純物濃度は、前記第２導電型高濃度領域の不純物濃度の０．１倍以上０．５倍以下の範囲内であることを特徴とする請求項２に記載の炭化珪素半導体装置。
【請求項４】
前記第４外周領域の不純物濃度は、前記第２導電型高濃度領域の不純物濃度と等しいことを特徴とする請求項１に記載の炭化珪素半導体装置。
【請求項５】
前記第２導電型外周領域の外側端部の前記段差の前記幅は、１μｍ以上４μｍ以下であることを特徴とする請求項１に記載の炭化珪素半導体装置。
【請求項６】
前記第２導電型高濃度領域は、
前記第１半導体領域と前記第２半導体領域との間に選択的に設けられ、前記トレンチの底面に対向する、前記第２半導体領域よりも不純物濃度の高い第１の第２導電型高濃度領域と、
前記第１半導体領域と前記第２半導体領域との間に、前記トレンチおよび前記第１の第２導電型高濃度領域と離れて、かつ前記第２半導体領域に接して選択的に設けられ、前記トレンチの底面よりも前記第２主面側に達する、前記第２半導体領域よりも不純物濃度の高い第２の第２導電型高濃度領域と、を有し、
前記第３外周領域は、上面が前記第２の第２導電型高濃度領域の上面と同じ深さ位置にあり、前記第２の第２導電型高濃度領域の前記第１主面側の部分よりも不純物濃度が低く、
前記第４外周領域は、下面が前記第２の第２導電型高濃度領域の下面と同じ深さ位置にあり、前記第２の第２導電型高濃度領域の前記第２主面側の部分と不純物濃度が等しいことを特徴とする請求項１に記載の炭化珪素半導体装置。

発明の詳細な説明【技術分野】
【０００１】
この発明は、炭化珪素半導体装置に関する。
続きを表示（約 2,400 文字）【背景技術】
【０００２】
従来、炭化珪素（ＳｉＣ）を半導体材料とした炭化珪素半導体装置では、活性領域の外周部に、エッジ終端領域の耐圧構造を構成するｐ型領域と半導体基板のおもて面上の表（ひょう）面電極とを電気的に接続するｐ型外周領域が設けられている。ｐ型外周領域は、活性領域の素子構造を構成するｐ型ベース領域やｐ
++
型コンタクト領域等のｐ型領域を活性領域とエッジ終端領域との境界付近まで延在させてなり、これら不純物濃度の異なる複数のｐ型領域を深さ方向に隣接して配置した構造となっている。
【０００３】
図５は、従来の炭化珪素半導体装置の構造を示す断面図である。図５に示す従来の炭化珪素半導体装置１１０は、炭化珪素からなる半導体基板（半導体チップ）１４０のエッジ終端領域１０２に、耐圧構造１３０を備えたトレンチゲート構造の縦型ＭＯＳＦＥＴ（ＭｅｔａｌＯｘｉｄｅＳｅｍｉｃｏｎｄｕｃｔｏｒＦｉｅｌｄＥｆｆｅｃｔＴｒａｎｓｉｓｔｏｒ：金属－酸化膜－半導体の３層構造からなる絶縁ゲート（ＭＯＳゲート）を備えたＭＯＳ型電界効果トランジスタ）である。
【０００４】
半導体基板１４０は、炭化珪素からなるｎ
+
型出発基板１４１のおもて面上にｎ
-
型ドリフト領域１１２となるｎ
-
型炭化珪素層１４２をエピタキシャル成長させてなる。半導体基板１４０は、ｎ
-
型炭化珪素層１４２側の主面をおもて面とし、ｎ
+
型出発基板１４１側の主面を裏面とする。半導体基板１４０のおもて面は全域にわたって平坦面であり、活性領域１０１とエッジ終端領域１０２との間に段差は生じていない。半導体基板１４０のおもて面は、エッジ終端領域１０２の全域が絶縁層１１９で覆われている。
【０００５】
半導体基板１４０の裏面（ｎ
+
型出発基板１４１の裏面）の全域に、ドレイン電極１４５が設けられている。ｎ
+
型出発基板１４１は、ｎ
+
型ドレイン領域１１１である。活性領域１０１は、半導体基板１４０の中央（チップ中央）に配置される。活性領域１０１と半導体基板１４０の端部（チップ端部）との間がエッジ終端領域１０２である。活性領域１０１の中央部（不図示）には、ＭＯＳＦＥＴの同一構造（トレンチゲート構造）の複数の単位セルが隣接して設けられている。
【０００６】
活性領域１０１の外周部１０１ｂにおいて半導体基板１４０のおもて面とｎ
-
型ドリフト領域１１２との間の全域に、半導体基板１４０のおもて面側から順に深さ方向に隣接して、ｐ
++
型の第１外周領域１１５ａ、ｐ型の第２外周領域１１３ａおよびｐ
+
型領域１２２ａ（後述する第３，４外周領域１２４ａ，１２３ａ）が設けられている。これらの領域で、活性領域１０１の外周部１０１ｂにおいて半導体基板１４０のおもて面とｎ
-
型ドリフト領域１１２との間の全域に１つのｐ型外周領域１２５が構成されている。
【０００７】
第１，２外周領域１１５ａ，１１３ａは、それぞれ活性領域１０１の中央部のトレンチゲート構造（不図示）を構成するｐ
++
型コンタクト領域１１５およびｐ型ベース領域１１３と同時に形成され、活性領域１０１の中央部の周囲を囲む。第１，２外周領域１１５ａ，１１３ａの外側の各端部ともに、活性領域１０１とエッジ終端領域１０２との境界で終端して、半導体基板１４０のおもて面に垂直な同一面上にある。ｐ
+
型領域１２２ａは、活性領域１０１の中央部のｐ
+
型領域１２２と同時に形成される。
【０００８】
ｐ
+
型領域１２２は、トレンチゲート構造を構成するトレンチ（不図示）の底面よりもｎ
+
型ドレイン領域１１１側（半導体基板１４０の裏面側）に達し、トレンチ底面のゲート絶縁膜にかかる電界を緩和する機能を有する。ｐ
+
型領域１２２は、活性領域１０１の中央部におけるｎ
-
型炭化珪素層１４２の内部においてｐ型ベース領域１１３とｎ
-
型ドリフト領域１１２との間に２段に分けて形成され、深さ方向に上部（半導体基板１４０のおもて面側の部分）と下部（ｎ
+
型ドレイン領域１１１側の部分）とが隣接してなる。
【０００９】
ｐ
+
型領域１２２ａは、ｐ
+
型領域１２２と同時に２段に分けて形成され、深さ方向に上部（以下、第３外周領域とする）１２４ａと下部（以下、第４外周領域とする）１２３ａとが隣接してなる。第３，４外周領域１２４ａ，１２３ａの不純物濃度は、それぞれｐ
+
型領域１２２の上部および下部の不純物濃度と同じである。第３，４外周領域１２４ａ，１２３ａの外側の各端部ともに、第２外周領域１１３ａの外側端部よりも内側（チップ中央側）の同じ位置で終端して、半導体基板１４０のおもて面に垂直な同一面上にある。
【００１０】
エッジ終端領域１０２には、所定の耐圧構造１３０が設けられている。耐圧構造１３０は、例えば接合終端拡張（ＪＴＥ：ＪｕｎｃｔｉｏｎＴｅｒｍｉｎａｔｉｏｎＥｘｔｅｎｓｉｏｎ）構造を空間変調構造とした空間変調ＪＴＥ構造である。ＪＴＥ構造は、複数のｐ型領域（以下、ＪＴＥ領域とする）を、内側から外側（チップ端部側）へ離れるほど不純物濃度の低いＪＴＥ領域が配置されるように、活性領域の周囲を囲む同心状に隣接して配置した構造である。
（【００１１】以降は省略されています）

関連特許